微機系統原理與接口技術--第一章 微機系統組成及原理

1、第一章 微機系統組成及原理1.1 信息在計算機中的表示1.2 計算機發(fā)展概況1.3 微機系統結構與工作原理1.4 微機硬件1.5 微機軟件1.6 嵌入式系統1.1.1 計算機中的數據類型位（Bit） 、字節(jié)（Byte）、字（Word）、雙字（Doubleword）、 四字（Quardword） 1 bit=1個二進制位1 Byte=8 bit1 Word=2 Byte 1 Doubleword=2 Word=4 Byte1 Quardword=4 Word01101100 01111110 10101100 11110000 01010011bit(1B) Byte(53H)Word(0F05

2、3H)Doubleword(7EACF053H)Quardword低字節(jié)高字節(jié)高字低字1.1信息在計算機中的表示1FA4230BH（雙字）雙字地址230BH（字）字地址31HCBH74H0BH23HA4H1FH36H06HFEH7AH00H01H02H03H04H05H06H07H08H09H0AH0BH0CH0DH31H（字節(jié)）74CBH（字）數據在內存的存儲方式字節(jié)地址字地址7AFE06361FA4230BH（四字）四字地址數據在微機(INTEL)中存放的原則是低地址放低字節(jié)，高地址放高字節(jié)1.1.2 機器數與真值對于帶符號數（二進制表示），計算機用最高位表示符號：“0”表示正，“1”表示

3、負，余下的位表示值。符號被數碼化的帶符號數稱為機器數。常用原碼、反碼和補碼表示。微機中用補碼表示帶符號數例：+22106= 101 0110 0101 1010B為真值 而相應的機器數為0101 0110 0101 1010B=565BH1.1.3 原碼、反碼與補碼(2n 1)為n個1， (2n 1)- |x|為|x|的反碼，所以求負數的補碼可按“按位取反，末位加1”的方法進行。x補= x2n - |x| (x=0微機中用補碼表示帶符號數利用補碼將減法運算轉化為加法運算：X=X補補X+Y補=X補+Y補X-Y補=X補+-Y補原碼、反碼與補碼之間的關系若X0，則X補=X反=X原若X0，則X反=X原

4、的數值位按位求反。X補=X反+1X= 52= 110100B X原 = 10110100B X反 = 11001011B X補 = X反+1=11001100B例：原碼、反碼、補碼例：真值的求解將一個用補碼表示的二進制數轉換為十進制數。 1) X補 = 0 0101110B 真值為：+0101110B 正數 所以：X=+46 2) X補 = 1 1010010B 負數 X = X補補 = 11010010補 = - 0101110B 所以：X = - 468位二進制數十六進制數無符號數原碼補碼反碼0000000000H0+0+0+00000000101H1+1+1+10000001002H2+

5、2+2+2011111017DH125+125+125+125011111107EH126+126+126+126011111117FH127+127+127+1271000000080H128-0-128-1271000000181H129-1-127-1261000001082H130-2-126-12511111101FDH253-125-3-211111110FEH254-126-2-111111111FFH255-127-1-01.1.4 定點數與浮點數 定點數小數點位置固定（例如純整數和純小數） 浮點數小數點位置不固定（充分利用有限位數，擴大數的表示范圍和精度）浮點數的表示方法 S

6、E1 E2 E3 E4 Eib1 b2 b3 b4 bp-1符號 指數 尾數(-1)S 2E (b0b1b2b3bp-1)S=0 正數S=1 負數小數點位置與b0=1省略微機系統的三種浮點數類型浮點數中的參數單精度浮點數雙精度浮點數擴充精度浮點數浮點數長度32位64位80位尾數長度p23位52位64位符號位S1位1位1位指數長度E8位11位15位最小指數-126-1022-16382最大指數+127+1023+16383指數的偏移量值+127+1023+16383【例1.3】將十進制數219.125表示成單精度浮點數。219.125D=11011011.001B=1.101101100127

7、E=7+127=134=10000110B。 得到二進制表示的規(guī)格化的浮點數形式：尾數（共23位），包括隱含的b0共24位指數符號01 0 0 0 0 1 1 01 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 01.1.5 計算機中常用碼制1BCD碼（Binary Coded Decimal） 用二進制編碼表示十進制數稱為BCD碼 。一位十進制數需要用4位二進制編碼表示。例如(0100 1001 0111 1000.0001 0100 1001)BCD ( 4 9 7 8 . 1 4 9 )D壓縮BCD碼：一個字節(jié)表示兩位十進制數非壓縮BCD碼：一個字節(jié)

8、表示一位十進制數 （使用低四位） 2. ASCII碼 美國國家信息交換標準代碼 ASCII（American Standard Code for Information Interchange）已成為計算機字符編碼的國際標準壓縮BCD碼：1字節(jié)表示兩位十進制數非壓縮BCD碼：1字節(jié)表示一位十進制數，（低4位表示，高4位恒為0）78=0111100078=0000011100001000B 012345670NULDLESP0PP1SOHDC1!1AQaQ2STXDC2“2BRbR3ETXDC3#3CScS4EOTDC4$4DTdT5ENQNAK%5EUeU6ACKSYN&6FVfV7BELET

9、B7GWgW8BSCAN(8HXhX9HTEM)9IYiYALFSUB*:JZjZBVTESC+;KkCFFFS,NnFSIUS/?O_oDELNUL 空SOH 標題開始STX 正文結束ETX 本文結束EOT 傳輸結束ENQ 詢問ACK 承認BEL 報警符BS 退格HT 橫向列表LF 換行VT 垂直制表FF 走紙控制CR 回車SO 移位輸出SI 移位輸入SP 空格DLE 數據鏈換碼DC1 設備控制1DC2 設備控制2DC3 設備控制3DC4 設備控制4NAK 否定SYN 空轉同步ETB 信息組傳送結束CAN 作廢EM 紙盡SUB 減ESC 換碼FS 分隔符GS 組分隔符RS 記錄分隔符US 單

10、元分隔符DEL 作廢 0123456789ABCDEF00Pp 1!1AQaq 2 “2BRbr 3 #3CScs 4 $4DTdt 5 %5EUeu 6 &6FVfv 7 7GWgw 8 (8HXhx 9 )9IYiy A *:JZjz B+;Kk C,Nn F /?O_o NULLSpaceASCII字符表3. 中文編碼 中文字符用二個字節(jié)表示，每個字節(jié)的最高位置1，余下的14位表示字符，構成漢字內碼 (GB2312-80)。漢字內碼 是對漢字的唯一標識。漢字輸入碼 各種輸入法所采用的漢字編碼統稱為輸入碼 漢字內碼 輸入的漢字在機器中必須轉換為統一的機內碼漢字輸出碼 用于輸出漢字字型的點陣

11、編碼 第一代1971年Intel 40044位2300108KHz 每秒6萬次1972年Intel 80088位3500基本指令周期為2050s第二代1974年Intel 80808位60002MHzMC68008位68001976年Z808位100002.5MHz第三代1978年Intel 808616位290005MHz基本指令周期0.5 s1982年Intel 8028616位13.4萬基本指令周期0.2 s第四代1985年 10月8038632位27.5萬 16-33MHz3-4 MIPS 1989年4月 8048632位120萬33-120MHz /41-54 MIPS第五代1993

12、.3.22Pentium32位310萬 75-133M Hz 0.6 m1995.11.8Pentium pro32位550萬200MHz/400 MIPS 1997年Pentium 32位700萬 266MHz/400 MIPS 1999.2.26Pentium 32位2800萬450MHz1999.2.24AMD-K6-32位2130萬450MHz 0.25 m2000.11.24Pentium 432位4200萬1.4GHz 0.18 m更新1.2 微機發(fā)展概況Intel 2004年2月1日發(fā)布基于Prescott核心的第三代Pentium 4處理器 。采用0.09微米的制造工藝，擁有一

13、億兩千五百萬個晶體管，管線也增加到了31級。配備1MB二級緩存，16KB的數據緩存 。2005/02/21：P4 6XX發(fā)布起跳頻率為3.2GHz，L2 Cache 2MB，售價為215歐元 Pentium 4EPentium 4Pentium 4 Extreme EditionAthlon 64Athlon 64 FX核心PrescottNorthwoodGallatinClawHammerSledgeHammerSocketSocket478Socket478Socket478Socket754Socket940頻率2.8-3.4GHz1.6-3.4GHz3.2-3.4GHz2.0-2.2

14、GHz2.2GHz生產技術0.09微米，應變硅晶技術0.13微米0.13微米0.13微米，SOI0.13微米，SOI晶體管數125百萬55百萬178百萬105.9百萬105.9百萬內核尺寸m2112131237193193L1數據緩存16KB8KB8KB64KB64KBL1指令緩存1200微指令12000微指令2000微指令64KB64KBL2緩存1024KB512KB512KB1024/512KB1024KBL3緩存2MBSIMD指令SSE3/SSE2/SSESSE2/SSESSE2/SSESSE2/SSE/3DNow！SSE2/SSE/3DNow！ Gordon Moore 1965的預言

15、已經40年了，這條IT第一定律還能走多遠？1971/11 Intel 4004 2300 Transistors1978/6 Intel 8086 29000 Transistors 3m2002/4 Pentium 4-2.2G 55Million Transistors 0.13m2004/2 Prescott 3.4G P4125Million Transistors 90nmGordon Moore made his famous 摩爾定律 CPU性能每18個月增加一倍 摩爾定律 晶體管數目每兩年增加一倍4200280070055031012027.513.42.90.49050010

16、0015002000250030003500400045001973197819821985198919931995199719992000年萬晶體管由運算器、控制器、存儲器、輸入設備和輸出設備五大部分組成；數據和程序以二進制代碼形式存放；控制器根據存放在存儲器中的程序來工作。1.3.1 微機系統結構一臺計算機是以運算器為中心，由運算器、存儲器、控制器、輸入設備和輸出設備組成。馮諾依曼結構1.3 微機系統工作原理運算器存儲器控制器輸出設備輸入設備原始數據和指令計算結果微處理器系統的總線結構MPURAMROMI/O接口外設ABDBCB2 組成微機系統的各部分通過地址總線AB、數據總線DB和控制總

17、線CB聯系在一起。1 總線是計算機中各類公共信號線的集合，是計算機系統中各部分聯絡的規(guī)范通道。微處理器是將運算器和控制器以及其它部件集為一體的大規(guī)模集成電路。微處理器系統的總線結構MPURAMROMI/O接口外設ABDBCB微處理器MPU包含運算器和控制器，是微機系統的核心部件。稱為中央處理單元(CPU) 存儲器用來存放數據和程序；分為只讀存儲器ROM(Read Only Memory) 和隨機存取存儲器RAM(Random Access Memory) 輸入輸出接口又稱為I/O接口(Input/Output interface)，是微機系統與外部設備交換信息的電路和通道。 總線結構MPUMI

18、/O總線MPUM存儲器總線I/OI/O總線單總線雙總線 全局M 全局I/ODMA控制器雙重總線MPU局部I/O局部M緩沖器總線控制邏輯局部總線全局總線數據總錢DB（Data Bus）用來傳輸數據信息，是雙向總線，CPU既可通過DB從內存或輸入設備讀入數據，又可通過DB將內部數據送至內存或輸出設備。地址總線AB（Address Bus）用于傳送CPU發(fā)出的地址信息，是單向總線。目的是指明與CPU交換信息的內存單元或I/O設備?？刂瓶偩€CB（Control Bus）用來傳送控制信號、時序信號和狀態(tài)信息等。其中有的是CPU向內存和外設發(fā)出的信息，有的則是內存或外設向CPU發(fā)出的信息?？梢?，CB中每一

19、根線的方向是一定的、單向的，但作為一個整體則是雙向的，所以在各種結構框圖中，凡涉及到控制總線CB，均以雙向線表示。 (系統)外總線如并口、串口(系統)內總線如ISA、PCI片(間)總線 三總線形式片內總線單總線形式微機總線結構運算器寄存器控制器CPU存儲芯片I/O芯片主板擴展接口板擴展接口板微機系統其 他 微 機系 統其 他 儀 器系 統微機系統的四級總線示意圖以全加器為基礎，輔之以移位寄存器及相應控制邏輯，完成加、減、乘、除四則運算和各種邏輯運算存放運算操作數和結果寄存器組(RS)通用寄存器組堆棧指針(SP)程序計數器(PC)指令寄存器(IR)指令譯碼器(ID)累加器(ACC)累加鎖存器標志

20、寄存器(FR)暫存器算術邏輯單元(ALU)根據指令發(fā)出控制信號地址緩沖器數據緩沖器地址總線數據總線操作控制器(OC)控制總線臨時存放單元：暫時存放數據和地址指示棧項地址 存放下一條要執(zhí)行的指令的地址 寄存ALU操作結果的狀態(tài)1.3.2 微處理器簡化模型1.3.3 指令概述 指令是規(guī)定計算機執(zhí)行特定操作的命令。 通常條指令包括兩部分：操作碼和地址碼。操作碼指明要完成操作的性質，如加、減、乘、除、數據傳送、移位等；地址碼指明參加上述規(guī)定操作的數據存放地址或操作數。 微型計算機每執(zhí)行一條指令都是分成三個階段進行： 取指令（Fetch）、分析指令（Decode）和執(zhí)行指令（Execute）。取指令階段

21、的任務是根據程序計數器PC中的值，從存儲器讀出現行指令,送到指令寄存器IR，然后PC自動加1指向下一條指令地址。 分析指令階段的任務是將IR中的指令操作碼譯碼，分析其指令性質。如指令要求操作數，則尋找操作數地址。 執(zhí)行指令階段的任務是取出操作數，執(zhí)行指令規(guī)定的操作。根據指令不同還可能寫入操作結果。 微型機程序的執(zhí)行過程實際上就是周而復始地完成這三階段操作的過程，直至遇到停機指令時才結束整個機器的運行。1.3.4 指令示例 ORG 1000HMOV A， 5CH B0H 5CHADD A， 2EH 04H 2EHJO 100AH CAH 0AH 10HMOV 0200H， A A2H 00H 0

22、2HHLT F4H匯編語言源程序對應機器碼地址立即數指令執(zhí)行過程圖CBABDBALU累加器ACC暫存器標志寄存器FR寄存器組 操作控制器OC指令譯碼器ID指令寄存器IR 操作碼 , 地址碼內部總線地址緩沖器數據緩沖器程序計數器PC地址譯碼讀控制B0H5CH04H2EH地址1001H1002H1003H內容1000H內存儲器MOV AL，5CHADD AL，2EH1CPU外CPU內1.4 微機硬件字長計算機內部一次可處理的二進制數的位數。取決于微處理器內部通用寄存器的位數和數據總線的寬度。字長越長，則表示的數據精度越高，完成相同精度的數據運算速度越快運算速度常用平均運算速度MIPS(Millio

23、ns of Instruction Per Second)和CPU的主頻表示。主頻：微處理器運行的時鐘頻率。外頻：微處理器外部總線的頻率。早期微處理器的主頻與外部總線的頻率相同，從80486DX2開始，主頻=外部總線頻率倍頻系數1.4.1 微機系統的主要性能指標微機系統的主要性能指標存儲器容量：內存和外存，通常以字節(jié)為單位。內存：微處理器的尋址空間和實際配置的存儲器容量(內存條容量)。外存：硬盤容量。1K=210=1024；1M=220=1024K；1G=230=1024M；1T=240=1024G外設擴展能力計算機系統配接各種外部設備的可能性、靈活性和適應性。1.4.2 微型計算機先進技術1

24、 微程序控制技術 根據要完成的操作控制信號編成若干“微指令”，存放在一個只讀存儲器里一條機器指令對應一段微指令。運行時，一條又一條地讀出這些微指令，從而產生所需要的各種操作控制信號（微操作），使相應部件執(zhí)行所規(guī)定的操作。這種利用軟件方法來設計硬件的技術稱作“微程序控制” 2 虛擬存儲器技術 一種通過硬件和軟件的結合來擴大用戶可用存儲空間的技術。程序預先放在外存儲器中，在操作系統的統一管理和調度下，按某種置換算法依次調入內存儲器被CPU執(zhí)行。微型計算機先進技術流水線技術是一種將每條指令分解為多步，并讓各步操作重疊進行，從而實現幾條指令并行處理的技術。Pentium使用的6步流水線結構（1）取指令

25、：CPU從高速緩存或內存中取一條指令。（2）指令譯碼：分析指令性質。（3）地址生成：很多指令要訪問存儲器中的操作數，操作數的地址也許在指令字中，也許要經過某些運算得到。（4）取操作數：當指令需要操作數時，就需再訪問存儲器，對操作數尋址并讀出。（5）執(zhí)行指令：由ALU執(zhí)行指令規(guī)定的操作。（6）存儲或寫回結果：最后運算結果存放至某一內存單元或寫回累加器A中。 3 流水線技術微型計算機先進技術4 高速緩沖存儲器技術 為了加快運算速度，普遍在CPU與常規(guī)主存儲器之間增設了一級或兩級高速小容量存儲器（Cache）。將將要執(zhí)行的指令和數據復制到緩存中，加快執(zhí)行速度。動態(tài)執(zhí)行是目前CPU主要采用的先進技術之

26、一。采用分支預測和動態(tài)執(zhí)行的主要目的是為了提高CPU的運算速度。推測執(zhí)行是依托于分支預測基礎上的，在預測程序是否分支后所進行的處理也就是推測執(zhí)行。推測執(zhí)行技術的核心就是取指時，在局部范圍內預先執(zhí)行并判斷所取指令的下一條指令最有可能的位置， Pentium 4系列CPU的分支預測正確率達到了90%。 參考5 分支預測（branch prediction）和推測執(zhí)行（speculation execution）微型計算機先進技術6 亂序執(zhí)行（out-of-order execution）CPU根據各單元電路的空閑狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應電路執(zhí)行。當

27、然在各單元不按規(guī)定順序執(zhí)行完指令后還必須由相應電路再將運算結果重新按原來程序指定的指令順序排列后才能返回程序。這種將各條指令不按順序拆散后執(zhí)行的運行方式就叫亂序執(zhí)行（也有叫錯序執(zhí)行）技術。RISC的指令簡單，CPU在每一周期的任務單純，因此CPU結構簡單，有利于流水作業(yè)。從Pentium Pro開始，x86CPU都采用RISC內核+ CISC到RISC譯碼器的結構。 當今多媒體信息處理對微機處理高速數據流提出了更新、更高要求。為滿足這一要求，在微處理器中加入了新的用于多媒體處理的指令和數據類型，支持單指令多數據，支持并行處理。7 CISC指令集加RISC微結構8 多媒體技術1.4.3 微機系統

28、組成微機主板電源、機箱外圍設備外部設備外存儲器模擬量I/O：A/D、D/A轉換器、開關量I/O過程I/O通道微處理器內存儲器I/O接口電路系統總線算術邏輯單元控制器寄存器陣列只讀存儲器（ROM）隨機存儲器（RAM）高速緩存（Cache）并行輸入/輸出接口串行輸入/輸出接口磁盤、磁帶光盤、U盤PC總線、ISA、EISA、PCI、AGP鍵盤、鼠標、觸摸屏、掃描儀、顯示器、打印機、繪圖儀、數碼相機輸入/輸出設備1 存儲器存儲器是計算機的存儲和記憶部件，用來存儲數據和程序。 內存單元與地址計算機的內存儲器是由若干內存單元組成的，每個內存單元存放一個字節(jié)的二進制信息。內存單元的總數目叫內存容量；計算機中

29、每個內存單元有惟一的地址，CPU通過地址對指定單元的數據進行訪問（讀寫）；內存容量的大小由CPU的尋址空間決定。尋址空間=2n。 內存操作讀操作CPU將內存單元的內容讀入到CPU；寫操作CPU將數據寫到內存單元。 內存分類 ROM、RAM 每個內存單元有一個地址，每個地址的內存單元可存放1字節(jié)的數據內存單元的地址和內容是不同的概念8086: 220=1MBPII: 236=64GB2外設及輸入輸出接口1.4.4微機系統組成結構舉例 典型結構是主板+CPU+存儲器+外設。主板及其上的邏輯芯片組承擔各部件總線連接和邏輯控制的作用。Pentium III550MHzL1Cache550MHzL2Ca

30、che處理機總線 100MHzPCI 總線 33MHzPCI 插槽IDE2南橋PIIX4ECMOS & RTCUSBIDE1硬盤光驅超級I/OCOM1COM2LPT1ROM BIOS軟驅鍵盤鼠標打印機MODEM北橋440BXAGP100MHz內存條顯示器66MHz顯卡ISA 插槽ISA總線 8MHzIntel925X芯片組Intel Pentium Intel Pentium Intel Pentium 4AMD K6-2Intel Pentium 4 3.0GHz (2002/4)微處理器P4EE 與Intel925X芯片組（南北橋）采用I 925X的主板800 MHz系統總線 支持HT 雙通道DDR2（Max 8GB） PCI Express USB2.0*8SATA/150 *44條DDR2內存插槽 在雙通道內存模式下925x芯片組最高可以提供8.5GB/s的帶寬PC8374L Super I/O芯片具備風扇監(jiān)控和控制功能，具備Heceta6