計算機組成原理試題及答案

1、計算機組成原理試卷一、選擇題（共20分，每題1分）CPU響應中斷的時間是C。中斷源提出請求；B.取指周期結束；C.執(zhí)行周期結束；D.間址周期結束。下列說法中是正確的。加法指令的執(zhí)行周期一定要訪存；B.加法指令的執(zhí)行周期一定不訪存；指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期一定訪存；指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期不一定訪存。垂直型微指令的特點是_c。_微指令格式垂直表示；B.控制信號經過編碼產生；C.采用微操作碼；D.采用微指令碼。基址尋址方式中，操作數的有效地址是_A_?；芳拇嫫鲀热菁由闲问降刂罚ㄎ灰屏浚?；B.程序計數器內容加上形式地址；C.變址寄存器內容加上形式地址

2、；D.寄存器內容加上形式地址。常用的虛擬存儲器尋址系統(tǒng)由兩級存儲器組成。A.主存一輔存；B.Cache主存；C.Cache輔存；D.主存一硬盤。DMA訪問主存時，讓CPU處于等待狀態(tài)，等DMA的一批數據訪問結束后，CPU再恢復工作，這種情況稱作_A_。_A.停止CPU訪問主存；B.周期挪用；C.DMA與CPU交替訪問；D.DMA。在運算器中不包含_D_。A.狀態(tài)寄存器；B.數據總線；C.ALU；D.地址寄存器。計算機操作的最小單位時間是_A.時鐘周期；B.指令周期；C.CPU周期；D.中斷周期。用以指定待執(zhí)行指令所在地址的是_A.指令寄存器；B.數據計數器；C.程序計數器；D.累加器。下列描述

3、中是正確的?？刂破髂芾斫狻⒔忉尣?zhí)行所有的指令及存儲結果；一臺計算機包括輸入、輸出、控制、存儲及算邏運算五個單元；所有的數據運算都在CPU的控制器中完成；以上答案都正確?？偩€通信中的同步控制是B。A.只適合于CPU控制的方式；B.由統(tǒng)一時序控制的方式；C.只適合于外圍設備控制的方式；D.只適合于主存。一個16KX32位的存儲器，其地址線和數據線的總和是B。14+32=4648；B.46；C.36；D.32。某計算機字長是16位，它的存儲容量是1MB，按字編址，它的尋址范圍是A。1mb/2b=1024kb/2b=512kA.512K；B.1M；C.512KB；D.1MB。以下是錯誤的。（輸入輸出

4、4）A.中斷服務程序可以是操作系統(tǒng)模塊；B.中斷向量就是中斷服務程序的入口地址；中斷向量法可以提高識別中斷源的速度；軟件查詢法和硬件法都能找到中斷服務程序的入口地址。15浮點數的表示范圍和精度取決于_C。A.階碼的位數和尾數的機器數形式；B.階碼的機器數形式和尾數的位數；C.階碼的位數和尾數的位數；D.階碼的機器數形式和尾數的機器數形式。響應中斷請求的條件是_B。A.外設提出中斷；B.外設工作完成和系統(tǒng)允許時；C.外設工作完成和中斷標記觸發(fā)器為“1”時；D.CPU提出中斷。以下敘述中是錯誤的。取指令操作是控制器固有的功能，不需要在操作碼控制下完成；所有指令的取指令操作都是相同的；在指令長度相同

5、的情況下，所有指令的取指操作都是相同的；條指令包含取指、分析、執(zhí)行三個階段。18下列敘述中是錯誤的。采用微程序控制器的處理器稱為微處理器；cpu在微指令編碼中，編碼效率最低的是直接編碼方式；在各種微地址形成方式中，增量計數器法需要的順序控制字段較短；CMAR是控制器中存儲地址寄存器。中斷向量可提供_C_。A.被選中設備的地址；B.傳送數據的起始地址；C.中斷服務程序入口地址；D.主程序的斷點地址。在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由A完成。A.硬件；B.關中斷指令；C.開中斷指令；D.軟件。二、填空題（共20分，每空1分）在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用

6、主存，它們是停止CPU訪問主、周期挪用和DMA和CPU交替訪問主存。設n=8（不包括符號位），則原碼一位乘需做8次移位和最多_8_次加法，補碼Booth算法需做8次移位和最多9次加法。設浮點數階碼為8位（含1位階符），尾數為24位（含1位數符），則32位二進制補碼浮點規(guī)格化數對應的十進制真值范圍是:最大正數為2127（12-23），最小正數為2-129,最大負數為2-128（2-12-23），最小負數為2127。一個總線傳輸周期包括.申請分配階段B.尋址階段C.傳輸階D.結束階段CPU采用同步控制方式時,控制器使用機器周和節(jié)拍_組成的多極時序系統(tǒng)。在組合邏輯控制器中，微操作控制信號由指令操作碼

7、_、-時序和.狀態(tài)條件決定。三、名詞解釋（共10分，每題2分）機器周期2.周期挪用3.雙重分組跳躍進位4.水平型微指令5.超標量四、計算題（5分）117已知：A=11，B=7求：A+B1616補五、簡答題（15分）某機主存容量為4MX16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備97種操作。操作碼位數固定，且具有直接、間接、立即、相對、基址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進制表示）；（3）一次間址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。2控制器中常采用哪些控制方式，各有何特點？某機有五個中斷源，按

8、中斷響應的優(yōu)先順序由高到低為LO,L1,L2,L3,L4,現要求優(yōu)先順序改為L4,L2,L3,LO,L1，寫出各中斷源的屏蔽字。（5分）中斷源0屏敝字1234L011000L101000L211110L311o10L411111六、問答題（20分）（1）畫出主機框圖（要求畫到寄存器級）；（2）若存儲器容量為64KX32位，指出圖中各寄存器的位數；（3）寫出組合邏輯控制器完成STAX（X為主存地址）指令發(fā)出的全部微操作命令及節(jié)拍安排。（4）若采用微程序控制，還需增加哪些微操作？七、設計題（10分）設CPU共有16根地址線，8根數據線，并用MREQ作訪存控制信號（低電平有效），用WR作讀寫控制信號

9、（高電平為讀，低電平為寫）。現有下列存儲芯片：1KX4位RAM,4KX8位RAM,2KX8位ROM,以及74138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器連接圖，要求：（1）主存地址空間分配：8000H87FFH為系統(tǒng)程序區(qū)；8800H8BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細畫出存儲芯片的片選邏輯。gGA2B、G,，ggGA2B12A2BC,B,A為變量控制端-YY為輸出端7074138譯碼器074138譯碼器0計算機組成原理試題2一、選擇題（共20分，每題1分）1馮諾伊曼機工作方式的基本特點是。多指令流單數據流；B.按地址訪問并順序執(zhí)行指令；C.堆

10、棧操作；D.存儲器按內容選擇地址。程序控制類指令的功能是_C_。A.進行主存和CPU之間的數據傳送；B.進行CPU和設備之間的數據傳送；C.改變程序執(zhí)行的順序；D.一定是自動加+1。水平型微指令的特點是_A_。_A.一次可以完成多個操作；B.微指令的操作控制字段不進行編碼；C.微指令的格式簡短；D.微指令的格式較長。存儲字長是指B_。A.存放在一個存儲單元中的二進制代碼組合；B.存放在一個存儲單元中的二進制代碼位數;C.C.存儲單元的個數;D.機器指令的位數。5CPU通過_B_啟_動通道。A.執(zhí)行通道命令；B.執(zhí)行I/O指令；C.發(fā)出中斷請求；D.程序查詢。對有關數據加以分類、統(tǒng)計、分析，這屬

11、于計算機在方面的應用。A.數值計算；B.輔助設計；C.數據處理；D.實時控制?？偩€中地址線的作用是。A.只用于選擇存儲器單元；B.由設備向主機提供地址；C.用于選擇指定存儲器單元和I/O設備接口電路的地址；D.即傳送地址又傳送數據。總線的異步通信方式_A。A.不采用時鐘信號，只采用握手信號；B.既采用時鐘信號，又采用握手信號；C.既不采用時鐘信號，又不采用握手信號；D.既采用時鐘信號，又采用握手信號。存儲周期是指_C_。A.存儲器的寫入時間；B.存儲器進行連續(xù)寫操作允許的最短間隔時間；C.存儲器進行連續(xù)讀或寫操作所允許的最短間隔時間；D.指令執(zhí)行時間。在程序的執(zhí)行過程中，Cache與主存的地址

12、映射是由。A.操作系統(tǒng)來管理的；B.程序員調度的；C.由硬件自動完成的；D.用戶軟件完成。以下敘述是正確的。外部設備一旦發(fā)出中斷請求，便立即得到CPU的響應；外部設備一旦發(fā)出中斷請求，CPU應立即響應；中斷方式一般用于處理隨機出現的服務請求；D.程序查詢用于鍵盤中斷。加法器采用先行進位的目的是C_。A.優(yōu)化加法器的結構；B.節(jié)省器材；C.加速傳遞進位信號；D.增強加法器結構。變址尋址方式中，操作數的有效地址是_C。A.基址寄存器內容加上形式地址（位移量）；B.程序計數器內容加上形式地址；C.變址寄存器內容加上形式地址；D.寄存器內容加上形式地址。指令寄存器的位數取決于_B_。A.存儲器的容量；

13、B.指令字長；C.機器字長；D.存儲字長。在控制器的控制方式中，機器周期內的時鐘周期個數可以不相同，這屬于。A.同步控制；B.異步控制；C.聯合控制；D.人工控制。下列敘述中_B_是正確的。A.控制器產生的所有控制信號稱為微指令；B.微程序控制器比硬連線控制器更加靈活；C.微處理器的程序稱為微程序；D.指令就是微指令。CPU中的譯碼器主要用于B。A.地址譯碼；B.指令譯碼；C.選擇多路數據至ALU；D.數據譯碼。直接尋址的無條件轉移指令功能是將指令中的地址碼送入_A_。_A.PC；B.地址寄存器；C.累加器；D.ALU。DMA方式的接口電路中有程序中斷部件，其作用是。A.實現數據傳送；B.向C

14、PU提出總線使用權；C.向CPU提出傳輸結束；D.發(fā)中斷請求。下列器件中存取速度最快的是C_。A.Cache；B.主存；C.寄存器；D.輔存。二、填空題（共20分，每題1分）完成一條指令一般分為A周期和B周期,前者完成C操作，后者完成D操作。2設指令字長等于存儲字長，均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長度固定，且具有直接、間接（一次間址）、變址、基址、相對、立即等尋址方式，則在保證最大范圍內直接尋址的前提下，指令字中操作碼占A位,尋址特征位占B位,可直接尋址的范圍是C,一次間址的范圍是D。微指令格式可分為A型和B型兩類，其中C一型微指令用較長的微程序結構換取較短的微指令結構。在

15、寫操作時，對Cache與主存單元同時修改的方法稱作A，若每次只暫時寫入Cache,直到替換時才寫入主存的方法稱作B。I/O與主機交換信息的方式中，程序查詢方式和中斷方式都需通過程序實現數據傳送，其中體現CPU與設備是串行工作的。在小數定點機中，采用1位符號位，若寄存器內容為10000000,當它分別表示為原碼、補碼和反碼時，其對應的真值分別為A、B和C（均用十進制表示）。三、名詞解釋（共10分，每題2分）時鐘周期2.向量地址3.系統(tǒng)總線4.機器指令5.超流水線四、計算題（5分）設機器數字長為8位（含一位符號位在內），若A=+15,B=+24,求AB補并還原成真值。補五、簡答題（共15分）指出零

16、的表示是唯一形式的機器數，并寫出其二進制代碼（機器數字長自定）。（2分）除了采用高速芯片外，分別指出存儲器、運算器、控制器和I/O系統(tǒng)各自可采用什么方法提高機器速度，各舉一例簡要說明。（4分）總線通信控制有幾種方式，簡要說明各自的特點。（4分）以I/O設備的中斷處理過程為例，說明一次程序中斷的全過程。（5分）六、問答題（共20分）1已知帶返轉指令的含義如下圖所示，寫出機器在完成帶返轉指令時，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。如果采用微程序控制，需增加哪些微操作命令？（8分）3.（6分）設某機有四個中斷源A、B、C、D,其硬件排隊優(yōu)先次序為ABCD,現要求將中斷處理次序改為DAC

17、B。（1）寫出每個中斷源對應的屏蔽字。（2）按下圖時間軸給出的四個中斷源的請求時刻，畫出CPU執(zhí)行程序的軌跡。設每個中斷源的中斷服務程序時間均為20s。程序.80.90.t（S）BDAC（6分）一條雙字長的取數指令（LDA）存于存儲器的100和101單元，其中第一個字為操作碼和尋址特征M,第二個字為形式地址。假設PC當前值為100,變址寄存器XR的內容為100,基址寄存器的內容為200，存儲器各單元的內容如下圖所示。寫出在下列尋址方式中，取數指令執(zhí)行結束后，累加器AC的內容。100LDAM100LDAM1013001021113008001114007004014004025001150012

18、0011800600AC內容1）直接尋址2）立即尋址3）間接尋址4）相對尋址5）變址尋址6）基址尋址七、設計題（10分）設cpu共有16根地址線，8根數據線，并用MREQ（低電平有效）作訪存控制信號，wr作讀寫命令信號（高電平為讀,低電平為寫）?，F有下列存儲芯片：ROM（2Kx8位，4Kx4位，8Kx8位），RAM（1Kx4位，2K8位，4Kx8位）及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；（2）指出選用的存儲芯片類型及數量；（3）詳細畫出片選邏輯。Y7Y

19、6Y0G,G,GY7Y6Y0C,B,A為變量輸入端YY為變量輸出端0774138譯碼器衛(wèi)一計算機組成原理試題3一、選擇題（共20分，每題1分）1直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_C直接、立即、間接；B.直接、間接、立即；C.立即、直接、間接；D.立即、間接、直接。存放欲執(zhí)行指令的寄存器是_D_。A.MAR；B.PC；C.MDR；D.IR。在獨立請求方式下，若有N個設備，則B_。有一個總線請求信號和一個總線響應信號；B.有N個總線請求信號和N個總線響應信號;C.有一個總線請求信號和N個總線響應信號；D.有N個總線請求信號和一個總線響應信號。下述說法中_C是正確的。半導

20、體RAM信息可讀可寫，且斷電后仍能保持記憶；半導體RAM是易失性RAM,而靜態(tài)RAM中的存儲信息是不易失的；半導體RAM是易失性RAM,而靜態(tài)RAM只有在電源不掉時，所存信息是不易失的。DMA訪問主存時，向CPU發(fā)出請求，獲得總線使用權時再進行訪存，這種情況稱作_B。A.停止CPU訪問主存；B.周期挪用；C.DMA與CPU交替訪問；D.DMA。計算機中表示地址時，采用_D_。A.原碼；B.補碼；C.反碼；D.無符號數。采用變址尋址可擴大尋址范圍，且_C。變址寄存器內容由用戶確定，在程序執(zhí)行過程中不可變；變址寄存器內容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變；變址寄存器內容由用戶確定，在程序執(zhí)行過程

21、中可變；變址寄存器內容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；TOC o 1-5 h z由編譯程序將多條指令組合成一條指令，這種技術稱做_C。A.超標量技術；B.超流水線技術；C.超長指令字技術；D.超字長。計算機執(zhí)行乘法指令時，由于其操作較復雜，需要更多的時間，通常采用_C控制方式。A.延長機器周期內節(jié)拍數的；B.異步；C.中央與局部控制相結合的；D.同步；微程序放在_B中。A.存儲器控制器；B.控制存儲器；C.主存儲器；D.Cache。在CPU的寄存器中，B對用戶是完全透明的。A.程序計數器；B.指令寄存器；C.狀態(tài)寄存器；D.通用寄存器。運算器由許多部件組成，其核心部分是_B。A.數據總

22、線；B.算術邏輯運算單元；C.累加寄存器；D.多路開關。DMA接口_B_。A.可以用于主存與主存之間的數據交換；B.內有中斷機制；C.內有中斷機制，可以處理異常情況；D.內無中斷機制CPU響應中斷的時間是_C_。A.中斷源提出請求；B.取指周期結束；C.執(zhí)行周期結束；D.間址周期結束。直接尋址的無條件轉移指令功能是將指令中的地址碼送入。A.PC；B.地址寄存器；C.累加器；D.ALU。三種集中式總線控制中，_A_方式對電路故障最敏感。A.鏈式查詢；B.計數器定時查詢；C.獨立請求；D.以上都不對。一個16KX32位的存儲器，其地址線和數據線的總和是_B。A.48；B.46；C.36；D.32.

23、以下敘述中錯誤的是_B_。A.指令周期的第一個操作是取指令；B.為了進行取指令操作，控制器需要得到相應的指令;C.取指令操作是控制器自動進行的；D.指令第一字節(jié)含操作碼。主存和CPU之間增加高速緩沖存儲器的目的是A。A.解決CPU和主存之間的速度匹配問題；B.擴大主存容量；C.既擴大主存容量，又提高了存取速度；D.擴大輔存容量。以下敘述_A_是錯誤的。個更高級的中斷請求一定可以中斷另一個中斷處理程序的執(zhí)行；BDMA和CPU必須分時使用總線；C.DMA的數據傳送不需CPU控制；D.DMA中有中斷機制。二、填空（共20分，每空1分）設24位長的浮點數，其中階符1位，階碼5位，數符1位，尾數17位，

24、階碼和尾數均用補碼表示，且尾數采用規(guī)格化形式，則它能表示最大正數真值是A,非零最小正數真值是B,絕對值最大的負數真值是C,絕對值最小的負數真值是D（均用十進制表示）。變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供A,指令提供B;而在變址尋址中，變址寄存器提供C，指令提供D。影響流水線性能的因素主要反映在A和B兩個方面。運算器的技術指標一般用A和B表示。緩存是設在A和B之間的一種存儲器，其速度C匹配，其容量與D有關。CPU響應中斷時要保護現場，包括對A和B的保護，前者通過C實現,后者可通過D實現。三、名詞解釋（共10分，每題2分）1微程序控制2存儲器帶寬3RISC4中斷隱指令及功能5機

25、器字長四、計算題（5分）已知：兩浮點數x=0.1101x210,y=0.1011x201求：x+y五、簡答題（共20分）1完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的工作。（4分）2除了采用高速芯片外，從計算機的各個子系統(tǒng)的角度分析，指出6種以上（含6種）提高整機速度的措施。（6分）3某機有五個中斷源，按中斷響應的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現要求優(yōu)先順序改為L3,L2,L4,L0,L1，寫出各中斷源的屏蔽字。（5分）某機主存容量為4Mx16位,且存儲字長等于指令字長，若該機的指令系統(tǒng)具備120種操作。操作碼位數固定，且具有直接、間接、立即、相對四種尋址方式。（5分

26、）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進制表示）；（3）一次間址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。六、問答題（共15分）假設CPU在中斷周期用堆棧保存程序斷點，而且進棧時指針減1,出棧時指針加1。分別寫出組合邏輯控制和微程序控制在完成中斷返回指令時，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。（8分）畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設備為例）。（7分）七、設計題（10分）設CPU有16根地址線，8根數據線，并用作訪存控制信號（低電平有效），用作讀/寫控制信號（高電平為讀，低電平為寫）?，F

27、有下列存儲芯片：1KX4位RAM；4KX8位RAM；8KX8位RAM；2KX8位ROM；4KX8位ROM；8KX8位ROM及74LS138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器的連接圖，要求（1）主存地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細畫出存儲芯片的片選邏輯圖。計算機組成原理試題4一、選擇題（共20分，每題1分）一條指令中包含的信息有。操作碼、控制碼；B.操作碼、向量地址；C.操作碼、地址碼。2在各種異步通信方式中，_C_速度最快。A.全互鎖；B.半互鎖；C.不互鎖。一個512KB的存儲

28、器，其地址線和數據線的總和是_C_。A.17；B.19；C.27。TOC o 1-5 h z在下列因素中，與Cache的命中率無關的是C。）A.Cache塊的大?。籅.Cache的容量；C.主存的存取時間。在計數器定時查詢方式下，若計數從0開始，則_A。A.設備號小的優(yōu)先級高；B.每個設備使用總線的機會相等；C.設備號大的優(yōu)先級高。Cache的地址映象中，若主存中的任一塊均可映射到Cache內的任一塊的位置上，稱作B。A.直接映象；B.全相聯映象；C.組相聯映象。中斷服務程序的最后一條指令是_C_。_A.轉移指令；B.出棧指令；C.中斷返回指令。微指令操作控制字段的每一位代表一個控制信號，這種

29、微程序的控制（編碼）方式是_B_。_A.字段直接編碼；B.直接編碼；C.混合編碼。在取指令操作之后，程序計數器中存放的是_A.當前指令的地址；B.程序中指令的數量；C.下一條指令的地址。以下敘述中_A是正確的。A.RISC機一定采用流水技術；B.采用流水技術的機器一定是RISC機；C.CISC機一定不采用流水技術。在一地址格式的指令中，下列_B是正確的。A.僅有一個操作數，其地址由指令的地址碼提供；B.可能有一個操作數，也可能有兩個操作數；C.一定有兩個操作數，另一個是隱含的。在浮點機中，判斷原碼規(guī)格化形式的原則是_B。_A.尾數的符號位與第一數位不同；B.尾數的第一數位為1，數符任意；C.尾

30、數的符號位與第一數位相同；D.階符與數符不同。I/O采用不統(tǒng)一編址時，進行輸入輸出操作的指令是_A.控制指令；B.訪存指令；C.輸入輸出指令。設機器字長為64位，存儲容量為128MB，若按字編址，它的尋址范圍是B。A.16MB；B.16M；C.32M。B尋址便于處理數組問題。A.間接尋址；B.變址尋址；C.相對尋址。超標量技術是_B_。A.縮短原來流水線的處理器周期；B.在每個時鐘周期內同時并發(fā)多條指令；C.把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。以下敘述中是錯誤的。取指令操作是控制器固有的功能，不需要在操作碼控制下完成;所有指令的取指令操作都是相同的；在指令長度相同的情況下

31、，所有指令的取指操作都是相同的。18I/O與主機交換信息的方式中，中斷方式的特點是_B_。CPU與設備串行工作，傳送與主程序串行工作；CPU與設備并行工作，傳送與主程序串行工作；CPU與設備并行工作，傳送與主程序并行工作。19.設寄存器內容為11111111，若它等于+127，則為_D_。A.原碼；B.補碼；C.反碼；D.移碼。20.設機器數米用補碼形式（含1位符號位），若寄存器內容為9BH,則對應的十進制數為C。A.-27；B.-97；C.-101；D.155。二、填空題（共20分，每空1分）1.DMA的數據塊傳送可分為A、B和C階段。2.設n=16（不包括符號位），機器完成一次加和移位各需

32、100ns,則原碼一位乘最多需Ans,補碼Booth算法最多需Bns。設相對尋址的轉移指令占2個字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補碼表示），每當CPU從存儲器取出一個字節(jié)時，即自動完成（pc）+1pc。設當前指令地址為3008H，要求轉移到300FH，則該轉移指令第二字節(jié)的內容應為A。若當前指令地址為300FH，要求轉移到3004H，則該轉移指令第二字節(jié)的內容為B。設浮點數階碼為8位（含1位階符），用移碼表示，尾數為24位（含1位數符），用補碼規(guī)格化表示，則對應其最大正數的機器數形式為A，真值為B（十進制表示）；對應其絕對值最小負數的機器數形式為C，真值為D（十進制表示）。I/O的

33、編址方式可分為A和B兩大類,前者需有獨立的I/O指令，后者可通過C指令和設備交換信息。動態(tài)RAM靠A的原理存儲信息，因此一般在B時間內必須刷新一次，刷新與C址有關,該地址由D給出。在微程序控制器中，一條機器指令對應一個A，若某機有35條機器指令，通?？蓪狟。三、解釋下列概念（共10分，每題2分）CMAR2.總線3.指令流水4.單重分組跳躍進位5.尋址方式四、計算題（6分）設某機主頻為8MHz,每個機器周期平均含2個時鐘周期，每條指令平均有2.5個機器周期，試問該機的平均指令執(zhí)行速度為多少MIPS？若機器主頻不變，但每個機器周期平均含4個時鐘周期，每條指令平均有5個機器周期，則該機的平均指令執(zhí)

34、行速度又是多少MIPS？五、簡答題（共20分）CPU包括哪幾個工作周期？每個工作周期的作用是什么。（4分）什么是指令周期、機器周期和時鐘周期？三者有何關系?（6分）某機有五個中斷源，按中斷響應的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現要求優(yōu)先順序改為L3,L2,L4,L1,L0，寫出各中斷源的屏蔽字。（5分）中斷源屏敝字01234某機主存容量為4MX16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備56種操作。操作碼位數固定，且具有直接、間接、立即、相對、變址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進制表示）；（3）一次間

35、址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。六、問答題（共15分）按序寫出完成一條加法指令ADDa（a為主存地址）兩種控制器所發(fā)出的微操作命令及節(jié)拍安排。（8分）假設磁盤采用DMA方式與主機交換信息，其傳輸速率為2MB/S,而且DMA的預處理需1000個時鐘周期，DMA完成傳送后處理中斷需500個時鐘周期。如果平均傳輸的數據長度為4KB,試問在硬盤工作時，50MHz的處理器需用多少時間比率進行DMA輔助操作（預處理和后處理）。（7分）（輸入輸出4）七、設計題（10分）設CPU共有16根地址線，8根數據線，并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電

36、平為寫）?，F有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲器的連接圖，要求：（1）存儲芯片地址空間分配為：02047為系統(tǒng)程序區(qū)；20488191為用戶程序區(qū)。（2）指出選用的存儲芯片類型及數量；（3）詳細畫出片選邏輯。計算機組成原理試題5一、選擇題（共5分，每題1分）設寄存器內容為80H,若它對應的真值是-127，則該機器數是A.原碼；B.補碼；C.反碼；D.移碼。下列敘述中是正確的。程序中斷方式中有中斷請求，DMA方式中沒有中斷請求；程序中斷方式和DMA方式中實現數據傳送都需中斷請求；程序中斷方式和DMA方式中都有中斷請求，但目的不同；DMA要等到指令周期結束時才進行周期

37、竊取。設機器數字長為32位，一個容量為16MB的存儲器，CPU按半字尋址，其尋址范圍是A.224；B.223；C.222；D.221。在中斷接口電路中，向量地址可通過一B送至CPU。A.地址線；B.數據線；C.控制線；D.狀態(tài)線。在程序的執(zhí)行過程中，Cache與主存的地址映象是由D。A.程序員調度的；B.操作系統(tǒng)管理的；C.由程序員和操作系統(tǒng)共同協(xié)調完成的；硬件自動完成的。總線復用方式可以。A.提高總線傳輸帶寬；B.增加總線功能；C.減少總線中信號線數量；D.提高CUP利用率。下列說法中正確的是。Cache與主存統(tǒng)一編址，Cache的地址空間是主存地址空間的一部分；主存儲器只由易失性的隨機讀寫

38、存儲器構成；單體多字存儲器主要解決訪存速度的問題；Cache不與主存統(tǒng)一編址，Cache的地址空間不是主存地址空間的一部分。在采用增量計數器法的微指令中，下一條微指令的地址_。_A.在當前的微指令中；B.在微指令地址計數器中；C.在程序計數器；D.在CPU中。由于CPU內部操作的速度較快，而CPU訪問一次存儲器的時間較長，因此機器周期通常由來確定。A.指令周期；B.存取周期；C.間址周期；D.執(zhí)行周期。RISC機器。A.不一定采用流水技術；B.定采用流水技術；C.CPU配備很少的通用寄存器；D.CPU配備很多的通用寄存器。在下列尋址方式中，尋址方式需要先計算，再訪問主存。A.立即；B.變址；C

39、.間接；D.直接。在浮點機中，判斷補碼規(guī)格化形式的原則是_。_A.尾數的第一數位為1,數符任意；B.尾數的符號位與第一數位相同；C.尾數的符號位與第一數位不同；D.階符與數符不同。TOC o 1-5 h zI/O采用統(tǒng)一編址時，進行輸入輸出操作的指令是。A.控制指令；B.訪存指令；C.輸入輸出指令；D.程序指令。設機器字長為32位，存儲容量為16MB,若按雙字編址，其尋址范圍是。A.8MB；B.2M；C.4M；D.16M。尋址對于實現程序浮動提供了較好的支持。A.間接尋址；B.變址尋址；C.相對尋址；D.直接尋址。超流水線技術是。A.縮短原來流水線的處理器周期；B.在每個時鐘周期內同時并發(fā)多條

40、指令；C.把多條能并行操作的指令組合成一條具有多個操作碼字段的指令；D.以上都不對。以下敘述中錯誤的是_。_A.指令周期的第一個操作是取指令；B.為了進行取指令操作，控制器需要得到相應的指令；C.取指令操作是控制器自動進行的；D.指令周期的第一個操作是取數據。I/O與主主機交換信息的方式中，DMA方式的特點是。CPU與設備串行工作，傳送與主程序串行工作；CPU與設備并行工作，傳送與主程序串行工作；CPU與設備并行工作，傳送與主程序并行工作；CPU與設備串行工作，傳送與主程序并行工作。若9BH表示移碼（含1位符號位）.其對應的十進制數是。27；B.-27；C.-101；D.101。在二地址指令中

41、是正確的。A.指令的地址碼字段存放的一定是操作數；B.指令的地址碼字段存放的一定是操作數地址;運算結果通常存放在其中一個地址碼所提供的地址中；指令的地址碼字段存放的一定是操作碼。二、填空題（共20分，每空1分）1.32位字長的浮點數，其中階碼8位（含1位階符），基值為2，尾數24位（含1位數符），則其對應的最大正數是A，最小的絕對值是B；若機器數采用補碼表示，且尾數為規(guī)格化形式，則對應的最小正數是C，最小負數是D。（均用十進制表示）CPU從主存取出一條指令并執(zhí)行該指令的時間叫A，它通常包含若干個B，而后者又包含若干個C。D和E組成多級時序系統(tǒng)。假設微指令的操作控制字段共18位，若采用直接控制，則一條微指令最多可同時啟動_A個微操作命令。若采用字段直接編碼控制，并要求一條微指令能同時啟動3個微操作，則微指令的操作控制字段應分B段，若每個字段的微操作數相同，這樣的微指令格式最多可包含_C個微操作命令。一個8體低位交叉的存儲器，假設存取周期為T，CPU每隔（T=8）時間啟動一個存儲體,則依次從存儲器中取出16個字共需A存取周期。I/O與主機交換信息的控制方式中,A方式CPU和設備是串行工作的。B和C方式CPU和設備是并行工作的，前者傳送與主程序是并行的，后者傳送和主機是串行的。設n=16位（不包括符號位在內），原碼兩位乘需做A次移位，最多做B次加法；補碼