微機原理 第五章

微機原理及接口技術教師：王茜郵箱：wq_cduestc@163.com第5章主存儲器本章重點：·

了解存儲器的分類；·

理解存儲器地址譯碼；·

掌握存儲器與CPU的連接口；·

掌握存儲器地址的分配和擴展。本章難點：·

存儲器地址分配及譯碼；·

存儲器地址的分配和擴展。

第5章主存儲器5.1半導體存儲器

存儲器是微型計算機系統(tǒng)中用來存放程序和數(shù)據(jù)的基本單元或設備。存儲器容量愈大，能存放的信息就愈多，計算機的能力就愈強。存儲器作為計算機系統(tǒng)的重要組成部分，隨著更好的存儲載體材料的發(fā)現(xiàn)及生產工藝的不斷改進，爭取更大的存儲容量、獲得更快的存取速度、減小存儲器載體的體積以及降低單位存儲容量性價比等方面都獲得快速的發(fā)展。微機系統(tǒng)對存儲器的要求又是什么呢？微機系統(tǒng)對存儲器的要求是容量大、速度快、成本低，但這三者在同一個存儲器中不可兼得。5.1半導體存儲器解決：采用分級存儲器結構，通常將存儲器分為CPU寄存器、高速緩沖存儲器、主存儲器和外存存儲器四級。5.1.1半導體存儲器的分類按存儲介質分類半導體存儲器磁介質存儲器光存儲器掩膜ROM一次性可編程PROM紫外線可擦除EPROM電可擦除E2PROM可編程存儲器FLASH讀寫存儲器RAM只讀存儲器ROM（按讀寫功能分類)雙極型：存取速度快，但集成度低，一般用于大型計算機或高速微機中；MOS型（按器件原理分類）Multi-SRAMNV-SRAMFIFOCache靜態(tài)SRAM動態(tài)DRAM：集成度高但存取速度較低，一般用于需要較大容量的場合。速度較快，集成度較低，一般用于對速度要求高、而容量不大的場合。(按存儲原理分類)5.1.2半導體存儲器的性能指標存儲容量

存儲容量是指存儲器所能存儲二進制數(shù)碼的數(shù)量，即所含存儲元的總數(shù)。存儲容量可以用位（bit）或字節(jié)（Byte）表示。存取時間

存取時間是指向存儲器單元寫入數(shù)據(jù)及從存儲器單元讀出數(shù)據(jù)所需的時間，有時又稱為讀寫周期。功耗功耗是存儲器的重要指標，不僅表示存儲器芯片的功耗，還確定了計算機系統(tǒng)中的散熱問題。功耗指每個存儲單元所耗的功率，單位為μw／單元，也有給出每塊芯片總功耗的，單位為mw／芯片。工作電源5.1.3半導體存儲器的特點1.隨機存取存儲器RAM

特點易失性存儲器，存放暫時性的輸入、輸出數(shù)據(jù)、中間運算結果、用戶程序等，也用與來和外存儲器交換信息并作為堆棧存儲區(qū)用。2.只讀存儲器ROM

特點存儲單元中的信息可一次寫入多次讀出。掉電信息不會消失。常用于存放固定的程序和數(shù)據(jù)，如系統(tǒng)監(jiān)控程序。5.2隨機存取存儲器RAM5.2.1靜態(tài)存儲器SRAM集成度低，但速度快，價格高，常用做Cache。T0和T1組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T4和T5為負載管。如A點為數(shù)據(jù)D，則B點為數(shù)據(jù)/D。T0T1ABT4T5+5VT2T3行(字)選擇線有效（高電平）時，A、B處的數(shù)據(jù)信息通過門控管T2和T3送至E、F點。行（字）選擇線EF列（位）選擇線T7T8I/OI/O列（位）選擇線有效（高電平）時，C、D處的數(shù)據(jù)信息通過門控管T7和T8送至芯片的數(shù)據(jù)引腳I/O。D/D5.2.1靜態(tài)存儲器SRAM常用的有：6116（2K×8）、6264（8K×8）、62256（32K×8）5.2.2動態(tài)存儲器DRAM行（字）選擇線T1B存儲電容CA列（位）選擇線T2I/O電容上存有電荷時，表示存儲數(shù)據(jù)A為邏輯1；行選擇線有效時，數(shù)據(jù)通過T1送至B處；列選擇線有效時，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳I/O；為防止存儲電容C放電導致數(shù)據(jù)丟失，必須定時進行刷新；動態(tài)刷新時行選擇線有效，而列選擇線無效。（刷新是逐行進行的。）刷新放大器5.2.2動態(tài)存儲器DRAMDRAM集成度較高，對于同樣的引腳數(shù)，其單片容量往往比SRAM大。因此，內部存儲單元按矩陣形式排列成存儲體，通常采用行、列、地址復合選擇法尋址。兩個9位地址緩沖器的作用：一是它們分時寄存CPU送來的高低9位地址；二是具有驅動作用，以滿足行、列地址譯碼器的需要。5.2.2動態(tài)存儲器DRAMDRAM存儲單元中的信息只能保持若干毫秒。為此，要求在1～3ms中周期性地刷新存儲單元，但DRAM本身不具刷新功能，必須附加刷新邏輯電路。刷新是指將存儲單元的內容重新原樣再復制一遍，而不是將所有單元都清零。414256的刷新周期是2ms，與其配套使用的外部刷新電路常用8203刷新控制器充當。8203是一個集刷新定時、刷新地址計數(shù)以及完成地址切換的多路轉換器為一體的DRAM刷新控制器。5.3只讀存儲器ROM

掩模型ROM可編程型PROM光擦除型EPROM電擦除型EEPROM閃速存儲器Flash固定掩膜ROM的基本存儲單元用單管構成，集成度較高。由生產芯片的廠家固化信息。在最后一道工序用掩膜工藝寫入信息，用戶只可讀。用戶不能修改其內容。用雙極型三極管構成基本存儲單元。用戶可進行一次編程。存儲單元電路由熔絲相連，當加入寫脈沖，某些存儲單元熔絲熔斷，信息永久寫入，不可再次改寫。用戶可以多次編程。編程加寫脈沖后，某些存儲單元的PN結表面形成浮動柵，阻擋通路，實現(xiàn)信息寫入。用紫外線照射可驅散浮動柵，原有信息全部擦除，便可再次改寫。既可全片擦除也可字節(jié)擦除，可在線擦除信息，又能失電保存信息，具備RAM、ROM的優(yōu)點。但寫入時間較長。原理上：FLASH屬于ROM型，但可隨時改寫信息。功能上：FLASH相當于RAM。特點：可按字節(jié)、區(qū)塊（Sector）或頁面（Page）進行擦除和編程操作快速頁面寫入：先將頁數(shù)據(jù)寫入頁緩存，再在內部邏輯的控制下，將整頁數(shù)據(jù)寫入相應頁面由內部邏輯控制寫入操作，提供編程結束狀態(tài)具有在線系統(tǒng)編程能力具有軟件和硬件保護能力內部設有命令寄存器和狀態(tài)寄存器內部可以自行產生編程電壓（VPP），所以只用VCC供電5.5主存儲器系統(tǒng)設計5.5.1存儲器地址分配及譯碼器存儲器地址分配在進行存儲器與CPU連接前，首先要確定內存容量的大小和選擇存儲器芯片的容量大小。存儲器地址譯碼器存儲器系統(tǒng)設計是將芯片與所確定的地址空間聯(lián)系起來，即將芯片中的存儲單元與實際地址一一對應，這樣才能通過尋址對存儲單元進行讀寫。每一個存儲器芯片都有一定數(shù)量的地址輸入端，用來接收CPU的地址輸出信號。地址譯碼器將CPU的地址信號，按一定的規(guī)則譯碼成某些芯片的片選信號和地址輸入信號，被選中的芯片即CPU尋址的芯片。5.5.2存儲器的擴展1.位擴展方式：字數(shù)不變，位數(shù)增加，即用多片對字長進行擴展。位擴展可以用多片芯片并聯(lián)的方式來實現(xiàn)，即地址線、讀/寫線、片選信號對應并聯(lián)，各芯片的I/O口作為整個RAM輸入/出數(shù)據(jù)端的一位。假設用4K×4位的RAM擴展為4K×16位的RAM···CS┇A11A0···R/WR/WCSA0A114K×4位（1）I/O0I/O1I/O2I/O3R/WCSA0A114K×4位（4）I/O0I/O1I/O2I/O3······┇┇D0D1

D2

D3D12D13D14D155.5.2存儲器的擴展2.字擴展方式：字數(shù)(單元)，增字數(shù)。字擴展可利用外加譯碼器控制存儲器芯片的片選輸入端CS來實現(xiàn)。將8K×8位的RAM擴展為32K×8位的RAM8K×8功能框圖芯片74139有效輸出端A14A13

IY000

IIY101IIIY210IVY311(I)(II)(III)(IV)5.5.2存儲器的擴展3.字位擴展方式：這種方法就是結合位擴展和字擴展，即同時擴展地址線和數(shù)據(jù)線。擴展的方法是數(shù)據(jù)線按照位擴展，地址線按照字擴展進行。如何用256×4的RAM擴展為1K×8位的RAM？Y0Y1Y2Y32/4A9A8A0-A74256×4256×4CSI/OI/OCS84256×4256×4CSI/OI/OCS844…高四位低四位5.5.3存儲器芯片與CPU的連接數(shù)據(jù)線、地址線、控制線的連接是否需要數(shù)據(jù)緩沖器片內地址存儲器的讀寫控制RD、WE總線的負載能力存儲器芯片與CPU的時序匹配5.5.4存儲器芯片的地址譯碼及應用譯碼電路的譯碼方法地址總線的低位地址線直接與各存儲芯片的地址線連接。所需低位地址線的數(shù)目N與存儲芯片容量L的關系：L＝2N。地址總線余下的高位地址線經(jīng)譯碼后，做各存儲芯片的片選。通常M/IO信號也參與片選譯碼片選信號可以采用線譯碼、部分譯碼和全譯碼等三種方式（或三種方式的組合）來實現(xiàn)線譯碼：每組芯片使用一根地址線作片選；部分譯碼：只有部分高位地址線參與譯碼形成片選信號；全譯碼：全部高位地址線都參與譯碼形成片選信號；線選法當存儲器容量不大，所使用的存儲芯片數(shù)量不多，而CPU尋址空間遠遠大于存儲器容量時，可用高位地址線直接作為存儲芯片的片選信號，每一根地址線選通一塊芯片，這種方法稱為線選法。（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0~A12線選結構示意圖線選法4個片選信號必須使用4根地址線，電路結構簡單，缺點是：系統(tǒng)必須保證A16～A13不能同時為有效低電平；同部分譯碼法一樣，因為最高段地址信號（A19～A17）不參與譯碼，也存在地址重疊問題。A13

A16A14

A15思考：試寫出各芯片占用的地址空間。R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7部分譯碼法用高位地址中的一部分地址進行譯碼產生片選信號。

8KB(2)CS

8KB(1)CS

8KB(8)CS

2-4譯碼器A0~A12A13~A14Y0Y1Y3…部分譯碼法與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號（A19～A15）不參與片選譯碼，即這幾位地址信號可以為任何值。芯片A19~A15

A14A13A12~A0地址空間（順序方式）①000000000000000～1111111111111②01③10④11共占用25組地址00000……11000……1111111000110001100000000H～01FFFH……C0000H～C1FFFH……F8000H～F9FFFH造成地址空間的重疊C2000H～C3FFFHC4000H～C5FFFHC6000H～C7FFFH全譯碼法全譯碼方式下，系統(tǒng)的每一條地址線都應該參與譯碼。設該擴展存儲器占用0C0000H開始的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號與各芯片所占地址空間的關系。芯

片A19~A15

A14A13A12~A0地址空間（順序方式）①C0000H～C1FFFH②C2000H