用柵極驅(qū)動(dòng)器集成電路制作的100Ｗ數(shù)字功率放大

第第頁(yè)用柵極驅(qū)動(dòng)器集成電路制作的100Ｗ數(shù)字功率放大當(dāng)數(shù)字功率放大器的輸出功率大于50W之后，就無(wú)法只用單片全集成的集成電路來(lái)構(gòu)成放大器，必須采用柵極驅(qū)動(dòng)器集成電路與大功率MOS-FET組合的構(gòu)成方式。這里介紹一款用通用運(yùn)算放大器、通用邏輯集成電路、柵極驅(qū)動(dòng)器及大功率MOS-FET組成的單聲道100W/8絞?忠羝倒β史糯篤鰲?圖1是該數(shù)字放大器的電路圖。輸入端用運(yùn)算放大器接成積分電路，并從D類(lèi)輸出級(jí)引入負(fù)反饋。通過(guò)引入負(fù)反饋可以實(shí)現(xiàn)自澈振蕩和改善音頻帶域內(nèi)的各種特性。振蕩頻率約為300kHz。

由于加有負(fù)反饋，所以即使D類(lèi)輸出級(jí)所加的電源電壓有所變動(dòng)，對(duì)放大器的增益也影響不大。所以電源電路采用變壓器電源，不對(duì)電源電壓進(jìn)行穩(wěn)壓。

為了在負(fù)載電阻8繳鮮涑?00W的功率，其電源電壓應(yīng)至少等于輸出信號(hào)的最大振幅和D類(lèi)輸出級(jí)的電壓損失之和。經(jīng)計(jì)算可知輸出信號(hào)的最大振幅為40V左右，所以電源電壓至少應(yīng)大于±40V。再考慮到輸出級(jí)的電壓損失和電源的負(fù)載特性，無(wú)負(fù)載時(shí)所需的電源電壓至少應(yīng)比上面的確良±40V電壓高出20%，所以把無(wú)負(fù)載時(shí)的電源電壓定為±50V。順便說(shuō)一句，輸出級(jí)的電壓損失包括大功率MOS-FET的導(dǎo)通電阻和輸出端低通濾波器的電感的直流電阻（約50M劍┮?鸕牡繆菇怠８昧講糠值牡繆菇翟?00W輸出時(shí)約為0.7V[5×(0.09+0.05)]。

該電路的振蕩頻率由運(yùn)算放大器構(gòu)成的積分器和后面的開(kāi)關(guān)電路的延遲時(shí)間及負(fù)反饋量來(lái)決定。積分器為二階積分器，增大音頻范圍內(nèi)的負(fù)反饋量可以改善放大器的失真率。

與運(yùn)算放大器相連接的晶體三級(jí)管Tr1是電平移動(dòng)電路。由于半橋驅(qū)動(dòng)器集成電路IR2023是單電源供電的集成電路，需要將以地電位為基準(zhǔn)的積分器輸出向以負(fù)電源為基準(zhǔn)進(jìn)行電平移動(dòng)。

將電平移動(dòng)后的信號(hào)進(jìn)入CMOS邏輯電路的反相器。用第一個(gè)反相器把信號(hào)變換成1此特的信號(hào)。為了向IR2023輸入時(shí)間精度高（脈沖前、后沿陡峭）的PWM信號(hào)，用后面的多個(gè)反相器對(duì)脈沖波形進(jìn)行整形。這樣做還可以減小驅(qū)動(dòng)器集成電路內(nèi)邏輯延遲時(shí)間的不一致造成的影響。

驅(qū)動(dòng)器集成電路的供電電壓較高，由源電壓會(huì)隨開(kāi)關(guān)狀態(tài)產(chǎn)生變動(dòng)，內(nèi)部邏輯的閥值會(huì)產(chǎn)生變化，導(dǎo)致延遲時(shí)間不一致。當(dāng)這種不一致過(guò)大時(shí)會(huì)引起大功率MOS-FET的開(kāi)關(guān)定時(shí)不準(zhǔn)確，空載時(shí)間變動(dòng)，最終導(dǎo)致失真率變惡化。為了減小這種惡化，應(yīng)加大驅(qū)動(dòng)器集成電路的輸入信號(hào)，并使輸入信號(hào)的上升沿和下降沿盡量地陡。另外，驅(qū)動(dòng)器集成電路的延遲時(shí)間是振蕩所需的延遲時(shí)間的一部分。

在IR2023的內(nèi)部為了驅(qū)動(dòng)后面的D類(lèi)輸出級(jí)的兩只大功率MOS-FET，分別集成有兩個(gè)驅(qū)動(dòng)電路。上部驅(qū)動(dòng)電路的電源是通過(guò)自舉電路來(lái)提供的，圖1中的C28（3.3礔）和D21即是自舉電容和自舉二極管。上部驅(qū)動(dòng)電路部分與其他部分間的耐壓達(dá)200V，是通過(guò)耐壓200V的結(jié)來(lái)實(shí)現(xiàn)隔離的。

對(duì)IR2023來(lái)說(shuō)，輸出的驅(qū)動(dòng)信號(hào)導(dǎo)通延遲時(shí)間比關(guān)斷延遲時(shí)間長(zhǎng)30nS左右，所以在驅(qū)動(dòng)器集成電路的輸入級(jí)可不必設(shè)置空載時(shí)間形成電路。為了實(shí)現(xiàn)低失真率，空載時(shí)間應(yīng)短一些為好。但是當(dāng)空載時(shí)間過(guò)短時(shí)，穿通電流將增大。

對(duì)于數(shù)字放大器來(lái)說(shuō)，在過(guò)載時(shí)會(huì)反復(fù)出現(xiàn)周期短的峰值很大的浪涌電壓。大功率MOS-FET的耐壓至少應(yīng)大于該浪涌電壓和電源電壓之和。經(jīng)計(jì)算MOS-FET的最低耐壓為130V，所以選用了耐壓為150V的IRFB23N15D。該管的柵極總電荷量Qg≤56nC，導(dǎo)通電阻RDS(on)≤90m蕉己芐。?屎嫌糜諞?00kHz通斷的數(shù)字功率放大器。

對(duì)于自激振蕩型數(shù)字放大器來(lái)說(shuō)如果不能確保在開(kāi)關(guān)頻率以上也能正常工作，其各種特性將會(huì)惡化。另外輸入級(jí)的噪聲特性對(duì)輸出端的噪聲電平的影響較大，所以運(yùn)算放大了器要選用低噪聲的運(yùn)算放大器。在該放大器中選用了在高速和低噪聲特性方面均比較優(yōu)秀的LM6361。

采用表面安裝的電容器有利于降低浪涌電壓。輸出低通濾波器采用了4階LC濾波器。為了減小電感線圈的體積和直流電阻，又不出現(xiàn)失真，電感線圈采用了導(dǎo)磁率低的磁芯，在T-106的磁芯上用?.0的聚氯基甲酸酯線繞38圈。電感量為19.5礖。

C6和R15是由于一般的揚(yáng)聲器的阻抗在高頻時(shí)會(huì)上升，所以特意接入的校正電路。

該機(jī)小信號(hào)電路和驅(qū)動(dòng)器集成電路的電源用三端穩(wěn)壓器構(gòu)成。D類(lèi)輸出級(jí)用的主電源（VDD和VSS）如果沒(méi)有必要穩(wěn)壓的話，一般可采用變壓器