嵌入式系統(tǒng)原理與設計復習

本文格式為Word版，下載可任意編輯——嵌入式系統(tǒng)原理與設計復習嵌入式系統(tǒng)原理與設計復習材料

考試題型：填空10分；判斷10分；簡單40分；綜合40分。

考試主要涉及部分：書本基本概念，試驗，硬件設計，軟件編程。

書本關鍵章節(jié)：一（1.4），二（2.2.1；2.3.1；2.3.5；2.4），三，四（4.1.1，；4.2.2；

4.2.3），五，七（7.2），八

一．開發(fā)環(huán)境

硬件環(huán)境：ARM9（ARM7）開發(fā)板軟件環(huán)境：Keil

二．ARM9體系結構

2.1ARM9系列處理器主要特點：（P38）

?支持32位ARM指令集和16位Thumb指令集的32位RISC處理器。?五級整數(shù)流水線。

?單一的32位AMBA總線接口。

?MMU支持WindowsCE、Linux等系統(tǒng)。?MPU支持實時操作系統(tǒng)，包括VxWorks。?統(tǒng)一的數(shù)據(jù)cache和指令cache。

?提供0.18um、0.15um及0.13um的生產(chǎn)工藝。

2.2五級流水線（P42）：ARM920T微處理器的指令流水采用典型的RISC五級流水線結構，將指令執(zhí)行過程分為取指、譯碼、執(zhí)行、訪問和寫回5個步驟。在每一個時鐘周期內(nèi)可能同時有5個指令在執(zhí)行，消除了指令執(zhí)行的性能瓶頸，加快了指令執(zhí)行速度。由于采用五級指令流水結構，程序計數(shù)器（PC）是指向取指的指令而不是正在執(zhí)行的指令，即正在執(zhí)行的指令對應的地址總是當前程序計數(shù)器（PC）值對應地址之前2條指令的地址。2.3分支指令目的地址計算公式（P46）：

目的地址=當前執(zhí)行的指令地址+8+偏移量

2.4順序執(zhí)行地址計算（P47）：

下一條需順序執(zhí)行的指令地址=當前執(zhí)行指令地址+4

2.5ARM9存儲模式（P47）：

大端模式：字的地址對應的是該字中最高有效字節(jié)所對應的地址；半字地址對應的是該半字中最高有效字節(jié)所對應的地址。也就是說，32位數(shù)據(jù)的最高字節(jié)存儲在低地址中，而其最低字節(jié)則存放在高地址中。小端模式：字的地址對應的是該字中最低有效字節(jié)所對應的地址；半字地址對應的是該半字中最低有效字節(jié)所對應的地址。也就是說，32位數(shù)據(jù)的最高字節(jié)存儲在高地址中，而其最低字節(jié)則存放在低地址中。ARM9處理器默認為小端模式。

1

2.6邊界對準（P47）：訪問字存儲單元時，字地址應當字對準（地址能被4整除）；訪問半字存儲單元時，半字地址應當半字對準（地址能被2整除）。2.7ARM9工作模式（P45）：模式符號是否特權是否異常意義用戶模式Usr正常執(zhí)行程序時的處理器模式系統(tǒng)模式Sys特權模式運行特權操作系統(tǒng)任務時的模式管理模式Svc特權模式異常模式運行操作系統(tǒng)的保護模式指令或數(shù)據(jù)預取操作中止時的模式，中止模式Abt特權模式異常模式該模式下實現(xiàn)虛擬存儲器或存儲器保護未定義模Und特權模式異常模式當執(zhí)行未定義的指令時進入該模式式IRQ模式Irq特權模式異常模式相應普通中斷時的處理模式FIQ模式Fiq特權模式異常模式相應快速中斷時的處理模式2.8內(nèi)部寄放器（P48）：ARM9處理器的內(nèi)部總共有37個32位的寄放器，其中31個用作通用寄放器，6個用作狀態(tài)寄放器，每個狀態(tài)寄放器只使用了其中的12位。

R0~R15稱為通用寄放器，其中，R0~R7是不分組的寄放器；R8~R14是根據(jù)工作模式進行分組的寄放器。

R13寄放器的作用尋常是堆棧指針，又稱為SP。每種異常模式都有對應于該模式下的R13物理寄放器。

R14寄放器可用作子程序鏈接寄放器，又稱為LR（LinkRegister）。當ARM9處理器執(zhí)行帶鏈接的分枝指令（如：BL指令）時，R14保存R15的值。當異常發(fā)生時，相應的寄放器分組R14_svc、R14_abt、R14_und、R14_irq和R14_fiq用來

2

保存R15的返回值。

R15寄放器的功能是程序計數(shù)器，又稱為PC。在ARM狀態(tài)下，R15寄放器的[1：0]位為0b00，[31：2]位是PC的值；

CPSR寄放器稱為當前程序狀態(tài)寄放器，又稱為R16。在所有處理器模式下，CPSR都是同一個物理寄放器，它保存了程序運行的當前狀態(tài)。

在各種異常模式下，均有一個稱為SPSR的寄放器用于保存進入異常模式前的程序狀態(tài)，即當異常出現(xiàn)時，SPSR中保存CPSR的值。CPSR和SPSR均為32位的寄放器。

2.9特權模式與非特權模式的區(qū)別：區(qū)別在于是否有權利更改CPSR，特權模式下可以自行更改CPSR，從而將工作模式切換為其他模式；非特權模式則不行。2.10異常的定義（P51）：所謂異常，是指由內(nèi)部或外部產(chǎn)生一個引起處理器處理

的事件，換句話說，也就是指正常的程序執(zhí)行流程被暫時中斷而引發(fā)的過程。2.11異常向量（P51）：

2.11異常優(yōu)先級（P53）：

2.11異常的進入（P53）：

（1）將下一條指令的地址保存在相應的LR寄放器中。假使異常是從ARM狀態(tài)

進入，則保存在LR中的是下一條指令的地址。假使異常是從Thumb狀態(tài)進入，則保存在LR中的是當前PC的偏移量。（2）將CPSR復制到相應的SPSR中。

（3）迫使CPSR模式位M[4：0]的值設置成對應的異常模式值（4）迫使PC從相關的異常向量取下一條指令。

（5）也可以設置中斷阻止位來阻止其他無法處理的異常嵌套。假使在異常發(fā)生

3

時處理器是在Thumb狀態(tài)下，那么當用中斷向量地址加載PC時，自動切換進入RAM狀態(tài)。2.11異常的退出（P53）：

（1）將LR寄放器的值減去相應的偏移量（偏移量根據(jù)異常的不同而不同），送

到PC中。

（2）將SPSR復制回CPSR中。（3）清除中斷阻止位標志。三．ARM9指令系統(tǒng)

3.1系統(tǒng)引導程序（bootloader）（P81）:系統(tǒng)引導程序是在硬件上執(zhí)行的第一段

程序代碼，它尋常被安排在系統(tǒng)復位異常向量地址處。3.2引導程序的功能（P81）：·關看門狗定時器，關中斷。

·有時需要設置系統(tǒng)CPU的速度和時鐘頻率。

·設置好堆棧。系統(tǒng)堆棧初始化取決于用戶使用哪些異常，以及系統(tǒng)需要處理哪些錯誤類型。一般狀況下，管理模式堆棧必需設置；若使用了IRQ中斷，則IRQ中斷堆棧必需設置?！ぜ偈瓜到y(tǒng)應用程序是運行在用戶模式下，可在系統(tǒng)引導程序中將系統(tǒng)改為用戶模式并初始化用戶堆棧指針。

·若系統(tǒng)使用了DRAM或其他外設，需要設置相關寄放器，以確定其刷新頻率、總線寬度等信息。

·初始化所需的存儲器空間。為正確運行應用程序，在初始化期間應將系統(tǒng)需要讀寫的數(shù)據(jù)和變量從ROM拷貝到RAM里；一些要求快速響應的程序，如中斷處理程序，也需要在RAM中運行；假使使用Flash，對Flash的擦除和寫入操作也一定要在RAM里運行。ARM公司軟件開發(fā)工具包中的鏈接器提供了分布裝載功能，可以實現(xiàn)這一目的?！ぬD到C程序的入口點。

3.3系統(tǒng)引導程序的代碼（P82）

四．存儲系統(tǒng)機制及存儲器接口。4.1半同步定時（P91）：半同步定時總線結合了同步定時總線和異步定時總線兩者的優(yōu)點。這種定時總線也有兩個定時控制信號線：時鐘信號CLOCK和慢速模塊發(fā)出的WAIT（等待）信號。對不同速度的設備而言，這些信號起做異步定時總線中的EQU信號和ACK信號的作用，但傳輸延遲時間只有異步定時總線的一半。對于速度匹配的設備，這種總線本質上是由時鐘信號單獨控制的同步總線。

4.2高速緩存（cache）（P98）：介于中央處理器和主存儲器之間的高速小容量存儲器。它和主存儲器一起構成一級的存儲器。高速緩沖存儲器和主存儲器之間信息的調度和傳送是由硬件自動進行的。4.2高速緩存的優(yōu)缺點（P98）：優(yōu)點：高速緩存能夠減少內(nèi)存的平均訪問時間，使系統(tǒng)性能得到提高。缺點：可能出現(xiàn)數(shù)據(jù)不一致的現(xiàn)象。4.3存儲管理單元（MMU）（P100）：它是中央處理器（CPU）中用來管理虛擬存儲器、物理存儲器的控制線路，同時也負責虛擬地址映射為物理地址，以提供硬件機制的內(nèi)存訪問授權。4.3存儲管理單元主要功能（P100）：

?將主存地址從虛擬存儲空間映射到物理存儲空間。

4

?存儲器訪問權限控制。

?設置虛擬存儲空間的緩沖特性等。4.4兩種虛擬存儲管理方式（P101）：分段方式和分頁方式。每種方式都有其特點，分段方式支持較大的、任意的內(nèi)存區(qū)域；分頁方式支持較小的、固定大小的內(nèi)存區(qū)域。

4.5NORFLASH與NANDFLASH的區(qū)別：

?NORFlash的讀取速度比NANDFlash稍快一些，NANDFlash的擦除和寫入速度比NORFlash快好多。

?Flash芯片在寫入操作時，需要先進行擦除操作。NANDFlash的擦除單元更小,因此相應的擦除電路更少。?接口方面它們也有區(qū)別，NORFlash帶有SRAM接口,有足夠的地址引腳來尋址,可以很簡單地存取其內(nèi)部的每一個字節(jié)，可以像其他SRAM存儲器那樣與微處理器連接；NANDFlash器件使用繁雜的I/O口來串行地存取數(shù)據(jù),各個產(chǎn)品或廠商的方法還各不一致，因此，與微處理器的接口繁雜。

?NANDFlash讀和寫操作采用512字節(jié)的塊,這一點類似硬盤管理操作,很自然地,基于NANDFlash的存儲器就可以取代硬盤或其他塊設備。4.6SDRAM與SRAM的區(qū)別：

SRAM：靜態(tài)RAM，不用刷新，速度十分快，價格昂貴，容量小，一般地址線不復用。