電工電子技術課程課件組合邏輯電路.ppt

1、組合邏輯電路,本章教學基本要求,掌握與門、或門、非門、異或門的邏輯功能。了解TTL集成與非門及電壓傳輸特性和主要參數(shù)，了解CMOS門電路的特點，了解三態(tài)門的概念。 掌握邏輯代數(shù)的基本運算法則和應用邏輯代數(shù)分析簡單的組合邏輯電路。 了解加法器、8421編碼器和二進制譯碼器的工作原理，以及七段LED顯示譯碼驅(qū)動器的功能。 本章講授學時: 5學時 自學學時: 10學時,主要內(nèi)容,邏輯代數(shù)與邏輯門 組合邏輯電路 邏輯門應用電路 本章小結(jié),邏輯代數(shù)與邏輯門電路,數(shù)制與碼制 邏輯運算與邏輯門電路 邏輯代數(shù)的運算法則 邏輯函數(shù)的表示與化簡,數(shù)制與碼制(1),概述,按物理量的變化規(guī)律的特點，可將其分為兩大類：

2、數(shù)字量和模擬量。,模擬量在時間上或數(shù)值上是連續(xù)的。,正弦波信號,鋸齒波信號,模擬信號表示模擬量的信號。,數(shù)制與碼制(2),數(shù)字量在時間上和數(shù)量上都是離散的。,數(shù)字信號表示數(shù)字量的信號。,數(shù)字電路工作在數(shù)字信號下的電子電路。在數(shù)字電路中，晶體管工作在開關狀態(tài)，即工作在截止和飽和狀態(tài)；注重研究輸入輸出間的邏輯關系，主要的工具是邏輯代數(shù)，電路的功能用真值表、邏輯函數(shù)式和波形圖表示。,脈沖信號,數(shù)制與碼制(3),數(shù)制與碼制,數(shù)制多位數(shù)碼中每一位的構成方法和從低位到高位的進位規(guī)則稱為數(shù)制。 十進制、二進制、八進制、十六進制,數(shù)制與碼制(4),數(shù)制與碼制,十進制,以10為基數(shù)的計數(shù)體制,表示數(shù)的十個數(shù)碼：

3、(0 9),表示方法：用10的冪相加表示,特點：逢十進一,故稱為十進制。,稱：10i權（進位基數(shù)的冪）,數(shù)制與碼制(5),數(shù)制與碼制,二進制數(shù)以2為基數(shù)的計數(shù)體制,特點：逢二進一，所以叫二進制。,稱：2i權（進位基數(shù)的冪）,表示方法：用2的冪相加表示,表示的數(shù)碼：1和0,數(shù)制與碼制(6),數(shù)制與碼制,任意進制數(shù),稱：R 進位基數(shù) 稱：Ri 權（進位基數(shù)的冪） 稱：Ki 為相應的系數(shù),數(shù)制與碼制(7),數(shù)制與碼制數(shù)制的轉(zhuǎn)換,d3、d2、d1、d0分別為相應位的二進制數(shù)碼1或0。,數(shù)制與碼制(8),數(shù)制與碼制數(shù)制的轉(zhuǎn)換,注意:二進制加法運算同邏輯加法運算的含義是不同的。前者是數(shù)的運算，而后者表示邏

4、輯關系。二進制加法為1+1=10，而邏輯加則為1+1=1,數(shù)制與碼制(9),數(shù)制與碼制數(shù)制的轉(zhuǎn)換,0.67521.35取整數(shù)1(d-1) 0.35 2 = 0.7 取整數(shù)0(d-2) 0.7 2 = 1.4 取整數(shù)1(d-3) 0.4 2 =0.8 取整數(shù)0(d-4) 0.82 =1.6 取整數(shù)1(d-5) 0.6 2 = 1.4 取整數(shù)1(d-6) ,高位,低位,數(shù)制與碼制(10),數(shù)制與碼制碼制,在數(shù)字電路中，將用來區(qū)分不同的事物的一種數(shù)碼稱為代碼，它不具有數(shù)量大小的含義。為每個事物編制代碼，即為編碼。為便于記憶和處理，在編碼時總要遵循一定的規(guī)則，這些規(guī)則就叫做碼制。,編碼可以有多種，數(shù)字

5、電路中所用的主要是二十進制碼（BCD碼）。BCDBinary Coded Decimal,數(shù)制與碼制(11),數(shù)制與碼制碼制,二進制代碼,若需要編碼的信息數(shù)量為N，則用作代碼的二進制數(shù)的位數(shù)n應該滿足,數(shù)制與碼制(12),數(shù)制與碼制幾種常見的二進制編碼,數(shù)制與碼制(13),數(shù)制與碼制幾種常見的二進制編碼,8421碼：代碼中從左到右每一位的1分別表示十進制數(shù)8、4、2、1。每一位的1代表的十進制數(shù)稱為這一位的權。將二進制代碼各位分別與其權相乘后加起來，結(jié)果就是該代碼所代表的十進制數(shù)。如代碼1000表示十進制數(shù)18+04+02+01=8。,5421碼：代碼中從左到右每一位的權分別是5、4、2、1。

6、如代碼1000表示十進制數(shù)15+04+02+01=5。,2421碼：代碼中從左到右每一位的權分別是2、4、2、1。如代碼1011表示十進制數(shù)12+04+12+11=5。,余3碼：若把每一個余3碼看作4位二進制數(shù)，則它的數(shù)值比它所代表的十進制數(shù)碼多3。如0101代表十進制數(shù)2。,邏輯運算與邏輯門電路(1),概述,開關電路應用的電子器件是數(shù)字電路的基本元件。它只有接通和斷開兩種狀態(tài)，所以，只有兩種取值“0”和“1”，我們把這種二值變量稱為邏輯變量。 數(shù)字電路的輸入信號和輸出信號之間的關系稱為邏輯關系或邏輯函數(shù)。 數(shù)字電路所進行的二值運算就叫邏輯運算，研究這種運算規(guī)律的數(shù)學叫邏輯代數(shù)（布爾代數(shù)）。所

7、以，數(shù)字電路也稱為邏輯電路。,邏輯運算與邏輯門電路(2),1.與運算及“與”門電路,決定事件F的所有條件A和B都滿足時，事件F才發(fā)生,則稱邏輯函數(shù)F是邏輯變量A和B的“邏輯與”。,“與門”的邏輯電路,設開關通為“1”，斷為“0” 燈亮為“1”，暗為“0”,邏輯表達式：,F=AB=AB,真值表：,邏輯運算與邏輯門電路(3),1.與運算及“與”門電路,邏輯門符號：,邏輯真值表：,運算規(guī)則,與邏輯門電路,邏輯表達式：,邏輯運算與邏輯門電路(4),2.或運算及“與”門電路,決定事件F的所有條件A和B只要有一個或一個以上得到滿足時，事件F就發(fā)生，則稱邏輯函數(shù)F是邏輯變量A和B的“邏輯或”。,設開關通為“

8、1”，斷為“0” 燈亮為“1”，暗為“0”,真值表:,邏輯表達式：,F=A+B,邏輯運算與邏輯門電路(5),2.或運算及“與”門電路,邏輯表達式：,或邏輯門電路,邏輯門符號：,邏輯真值表：,運算規(guī)則,邏輯運算與邏輯門電路(6),3.非運算及“非”門電路,決定事件F的條件A不具備時，事件F才發(fā)生，則稱邏輯函數(shù)F是邏輯變量A的“邏輯非”。,真值表：,邏輯表達式：,設開關通為1，斷為0 燈亮為1，燈為0,邏輯運算與邏輯門電路(7),3.非運算及“非”門電路,邏輯表達式：,非邏輯門電路,邏輯門符號：,邏輯真值表：,運算規(guī)則,邏輯運算與邏輯門電路(8),二極管“與門”電路,電路:,符號:,74LS08

9、74LS09等,表達式: F=ABC,邏輯運算與邏輯門電路(9),二極管“與門”電路,工作原理:,符號:,表達式: F=ABC,有低出低，全高出高,真值表：,邏輯運算與邏輯門電路(10),二極管“或門”電路,電路:,符號:,74LS32,邏輯運算與邏輯門電路(11),二極管“或門”電路,工作原理:,有高出高,全低出低,表達式: F=A+B+C,真值表:,邏輯運算與邏輯門電路(12),三極管“非門”電路,工作原理:,高出低,低出高,真值表:,邏輯表達式為,嵌位二極管,邏輯運算與邏輯門電路(13),4.與非邏輯運算及“與非”門,邏輯函數(shù)表達式:,邏輯門符號:,真值表:,工作原理 ：,全“1”出“0

10、”， 有“0”出“1”,邏輯運算與邏輯門電路(14),5.或非邏輯運算及“或非”門,邏輯函數(shù)表達式:,邏輯門:,真值表:,工作原理：,全“0”出1”， 有“1”出“0”,邏輯運算與邏輯門電路(15),6.與或非邏輯運算及“與或非”門,邏輯表達式:,與或非邏輯門:,邏輯運算與邏輯門電路(16),7.異或邏輯運算及“異或”門,邏輯表達式：,符號：,真值表：,邏輯規(guī)則：只有當A、B取值相異時（即A=1,B=0或A=0,B=1),函數(shù)F的取值為1,否則為0。,邏輯運算與邏輯門電路(17),8.同或邏輯運算及“同或”門,邏輯表達式：,符號：,真值表：,邏輯規(guī)則：只有當A、B取值相同時（即A=1,B=1或

11、A=0,B=0),函數(shù)F的取值為1,否則為0。,=A B,邏輯運算與邏輯門電路(18),9.三態(tài)門,三態(tài)門就是指具有三種輸出狀態(tài)的門電路，即：它除了可輸出高電平和低電平以外，還可以有第三種輸出狀態(tài)高阻態(tài)（也稱禁止狀態(tài)）。此時，輸出端相當于懸空，和所有電路斷開。,控制信號輸入端：EN 稱為使能端。,邏輯符號：,高電平使能,低電平使能,邏輯運算與邏輯門電路(19),9.三態(tài)門,高電平使能,低電平使能,真值表：,邏輯運算與邏輯門電路(20),正邏輯與負邏輯,高電平=1，低電平=0 正邏輯,高電平=0，低電平=1 負邏輯,可以證明正負邏輯函數(shù)間滿足對偶關系。,除特別聲明以外，本書都采用正邏輯。,邏輯代

12、數(shù)的運算法則(1),基本法則, 0A=0, 1A=A, AA=A, A=0,0+A=A,1+A=1,A+A=A,A+=1,邏輯代數(shù)的運算法則(2),基本定理,定理1 交換律,定理2 結(jié)合律,定理3 分配律,定理4 吸收律,定理5 對和律,定理6 反演律,邏輯代數(shù)的運算法則(3),基本規(guī)則,任意一個邏輯等式，如果將等式中所有出現(xiàn)某一變量的地方，都用同一個邏輯函數(shù)去置換，則此等式仍然成立。,2. 反演規(guī)律,1. 代入規(guī)則,邏輯代數(shù)的運算法則(3),基本規(guī)則,3. 對偶規(guī)則,對任意一個邏輯函數(shù)F，如果將其中的“”變成“+”， “+”變成“”； “0”變成“1”；“1”變成“0”所得到的新的邏輯函數(shù)F

13、稱為原函數(shù)的對偶式。,邏輯函數(shù)的表示與化簡(1),邏輯函數(shù)的表示方法,邏輯函數(shù)化簡方法,邏輯函數(shù)的表示與化簡(2),邏輯函數(shù)的表示方法,邏輯變量和函數(shù)都僅有0和1兩種取值。任何一件具體的因果關系都可用一個邏輯函數(shù)描述。,邏輯函數(shù)式,邏輯函數(shù)的表示與化簡(3),邏輯函數(shù)的表示方法,邏輯真值表,邏輯真值表邏輯真值表簡稱真值表，是將輸入變量所有的取值下對應的輸出值找出來，以表格形式一一對應地列出。,邏輯函數(shù)的表示與化簡(4),邏輯函數(shù)的表示方法,邏輯圖把邏輯函數(shù)中各變量之間的與、或、非等邏輯關系用圖形符號和連線表示出來。,邏輯圖,邏輯函數(shù)的表示與化簡(5),邏輯函數(shù)的表示方法,將n個變量的全部最小項

14、各用一個小方塊表示，并且將邏輯相鄰的最小項排列在相鄰的幾何位置上，所得到的陣列圖就叫做n變量最小項的卡諾圖。,卡諾圖,邏輯函數(shù)的表示與化簡(6),邏輯函數(shù)的化簡方法,1.并項法,邏輯函數(shù)的表示與化簡(7),邏輯函數(shù)的化簡方法,2.吸收法,3.消去法,邏輯函數(shù)的表示與化簡(8),邏輯函數(shù)的化簡方法,4.配項法,邏輯函數(shù)的表示與化簡(9),例題分析,例1 化簡,采用并項法,左式=右式,例2 證明,邏輯函數(shù)的表示與化簡(10),例題分析,證畢,例3 證明,邏輯函數(shù)的表示與化簡(11),卡諾圖化簡,1.邏輯函數(shù)的兩種標準形式最小項和最大項,最小項在n變量邏輯函數(shù)中，若乘積項m包含所有n個變量，而且在m

15、中每個變量只能以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次。則稱m為該組變量的最小項。例如,000、001、010、011、100、101、110、111，依次將最小項記作m0m7。如m7表示最小項ABC。,n變量有2n個最小項。如3變量有23=8個最小項,邏輯函數(shù)的表示與化簡(12),卡諾圖化簡,1.邏輯函數(shù)的兩種標準形式最小項和最大項,最小項的性質(zhì)： 對輸入變量的任一取值組合，必有且僅有一個最小項為1。 所有最小項之和為1。 任意兩最小項的乘積為0。 若兩個最小項只有一個因子互反、其它相同，則稱它們邏輯相鄰。邏輯相鄰的兩個最小項相加后，可合并為一項并消去互反的因子。,邏輯函數(shù)的表示與化簡(

16、13),卡諾圖化簡,1.邏輯函數(shù)的兩種標準形式最小項和最大項,最大項在n變量邏輯函數(shù)中，若M為n個變量之和，而且在M中每個變量只能以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次。則稱M為該組變量的最大項。例如,000、001、010、011、100、101、110、111，依次將最大項記作M0M7。如M4表示最大項 。,邏輯函數(shù)的表示與化簡(14),卡諾圖化簡,1.邏輯函數(shù)的兩種標準形式最小項和最大項,邏輯函數(shù)的表示與化簡(15),卡諾圖化簡,2.邏輯函數(shù)的最小項之和形式,如,可化為,利用A+ =1可把任一個邏輯函數(shù)化為最小項之和的標準形式。這種標準形式廣泛應用于邏輯函數(shù)化簡及計算機輔助分析和設

17、計中。,邏輯函數(shù)的表示與化簡(16),卡諾圖化簡,3.邏輯函數(shù)的最大項之積形式,任何一個邏輯函數(shù)都可以化成最大項之積的標準形式。,由反演定理得,邏輯函數(shù)的表示與化簡(17),卡諾圖化簡,4.邏輯函數(shù)的卡諾圖表示法表示最小項的卡諾圖,邏輯函數(shù)的表示與化簡(18),卡諾圖化簡,4.邏輯函數(shù)的卡諾圖表示法表示最小項的卡諾圖,卡諾圖的排列規(guī)則,邏輯函數(shù)的表示與化簡(19),卡諾圖化簡,5.用卡諾圖表示邏輯函數(shù),步驟：將邏輯函數(shù)化為最小項之和形式,將卡諾圖中與mi對應的最小項的位置填1,而將mi以外的位置填0。,邏輯函數(shù)的表示與化簡(20),卡諾圖化簡,5.用卡諾圖表示邏輯函數(shù),邏輯函數(shù)的表示與化簡(2

18、1),卡諾圖化簡,5.用卡諾圖表示邏輯函數(shù),畫出4變量卡諾圖，在對應于mi（i=1，4，6，8，9，10，11，15）的最小項的位置上填1，在其余位置上填0，則可得表示Y的卡諾圖。,邏輯函數(shù)的表示與化簡(22),卡諾圖化簡,5.用卡諾圖表示邏輯函數(shù),例2：已知邏輯函數(shù)Y的卡諾圖如下，試寫出該邏輯式。,函數(shù)Y等于卡諾圖中填入1的那些最小項之和,邏輯函數(shù)的表示與化簡(23),卡諾圖化簡,5.用卡諾圖化簡邏輯函數(shù),用卡諾圖化簡邏輯函數(shù)也稱圖形化簡法，其基本原理就是邏輯相鄰的最小項相加，可消去互反的因子。,合并最小項的規(guī)則,例：化簡,邏輯函數(shù)的表示與化簡(24),卡諾圖化簡,將邏輯相鄰的最小項兩兩圈起

19、來，稱為卡諾圈。,分別將4個卡諾圈中的兩個最小項相加，可消去互反的因子、只剩下相同的因子。,邏輯函數(shù)的表示與化簡(25),卡諾圖化簡,將4個邏輯相鄰的最小項圈成一個卡諾圈，合并后將消去兩個變量。,邏輯函數(shù)的表示與化簡(26),卡諾圖化簡,若是8個邏輯相鄰的最小項圈成1個卡諾圈，合并將會消去三個變量、只剩下8個最小項中的公共因子。,邏輯函數(shù)的表示與化簡(27),卡諾圖化簡,只能是2n個（2、4、8）邏輯相鄰且組成矩形的1才能圈為一個卡諾圈，3個、6個1不能圈，不排成一個矩形不能圈。,邏輯函數(shù)的表示與化簡(28),卡諾圈越大越好，2n（n是正整數(shù)）個1組成的卡諾圈，合并后將消去n個變量；而卡諾圈的

20、個數(shù)越少越好，因一個卡諾圈將合并為一項，故卡諾圈的個數(shù)越少，最后得到的函數(shù)式的項數(shù)越少。兩者結(jié)合，最后得到最簡化的函數(shù)式。,所有邏輯相鄰的1都要圈完（不能漏圈）。,每一個新卡諾圈中必須至少有一個1不曾被前面的卡諾圈所包含，才是獨立的。若兩卡諾圈完全相同，則不會起化簡作用。因為A+A=A。,邏輯函數(shù)的表示與化簡(29),卡諾圖化簡法的步驟,將函數(shù)化為最小項之和形式。 畫出表示該邏輯函數(shù)的卡諾圖。 根據(jù)圈卡諾圈合并最小項的規(guī)則，畫出各卡諾圈。 每個卡諾圈合并為一個乘積項，將各乘積項相加，得最簡函數(shù)式。,邏輯函數(shù)的表示與化簡(30),卡諾圖化簡舉例,例1：用卡諾圖法化簡邏輯函數(shù),邏輯函數(shù)的表示與化簡

21、(31),卡諾圖化簡舉例,邏輯函數(shù)的表示與化簡(32),邏輯函數(shù)的表示與化簡(33),卡諾圖化簡舉例,某個最小項多次重復出現(xiàn)，算一次1就可以了。A+A=A,例3：用卡諾圖化簡,依據(jù)“圈盡可能大，圈的個數(shù)盡可能少” 的基本規(guī)則圈卡諾圈；合并各卡諾圈中的最小項，將各合并結(jié)果相加，得最簡式。,邏輯函數(shù)的表示與化簡(34),卡諾圖化簡舉例,例4：已知函數(shù)Y的卡諾圖如下，試將Y化簡。,組合邏輯電路(1),概述,分析組合邏輯電路 設計組合邏輯電路,組合邏輯電路(2),組合邏輯電路的分析,分析組合邏輯電路的步驟大致如下：,組合邏輯電路(3),組合邏輯電路的分析,例1：分析圖示邏輯電路的邏輯功能,解：1.由邏

22、輯圖寫出邏輯式：,組合邏輯電路(4),組合邏輯電路的分析,例1：分析圖示邏輯電路的邏輯功能,2.由邏輯式寫出邏輯真值表：,異或邏輯真值表,3.分析邏輯功能得出門電路：,異或邏輯門,組合邏輯電路(5),組合邏輯電路的分析,例2：分析圖示邏輯電路的邏輯功能,組合邏輯電路(6),組合邏輯電路的分析,例2：分析圖示邏輯電路的邏輯功能,選通電路: M=1時，Y=A；M=0時，Y=B。,組合邏輯電路(7),組合邏輯電路的設計,設計組合邏輯電路的步驟大致如下：,組合邏輯電路(8),組合邏輯電路的設計,例2：試設計一邏輯電路供三人（A、B、C）投票使用，每人有一電鍵，如果他贊成，就按電鍵，表示“1”，如果他不

23、贊成，就不按電鍵，表示“0”。表決結(jié)果用指示燈來表示，如果多數(shù)贊成，則指示燈亮，F(xiàn)=1；反之不亮，F(xiàn)=0。,解：1.分析題意列出邏輯狀態(tài)表,該題共有三人參加投票，所以應該有8種組合，如下表。,組合邏輯電路(9),組合邏輯電路的設計,F=1只有4種,a.由表中F=1列寫,c.各種組合之間是或的邏輯關系。,b.對一種組合而言，輸入變量是“與”邏輯關系。對應于F=1的項，如果輸入變量為1，則用變量本身（如A），如輸入變量為“0”，則取其反項（如），而后取乘積項。,組合邏輯電路(10),組合邏輯電路的設計,2. 由邏輯狀態(tài)表列寫邏輯式,3. 變化和簡化邏輯式,組合邏輯電路(11),組合邏輯電路的設計,

24、4. 由邏輯式畫出邏輯圖,可見有兩種方法構成邏輯電路：,組合邏輯電路(12),組合邏輯電路的設計,在邏輯電路中，與非門是基本元件之一，所以，常常要求邏輯功能用與非門實現(xiàn)。,邏輯門應用電路,半加器和全加器 編碼器 譯碼器和數(shù)字顯示,半加器和全加器(1),加法器是用數(shù)字電路實現(xiàn)算術加法的電路。數(shù)字電路的加法器就是實現(xiàn)二進制的加法運算。,根據(jù)加法器完成的功能，可分為半加器和全加器兩種。,半加器和全加器(2),半加器,不考慮從低位來的進位數(shù)，這種加法運算稱為半加器。,半加器和全加器(3),半加器,由狀態(tài)表可寫出Si=1和Ci=1,由邏輯函數(shù)式可畫出半加器的邏輯電路,半加器邏輯符號,半加器和全加器(4)

25、,全加器,把從低位來的進位也相加，這種加法運算稱為全加器。,半加器和全加器(5),全加器,由狀態(tài)表，寫出Si=1和Ci=1,半加器和全加器(6),全加器,由邏輯函數(shù)式可畫出邏輯電路如圖：,全加器的邏輯符號,半加器和全加器(7),例題分析,計算1101+1101(用全加器實現(xiàn)）, C0 Ci,A3,B3,S3,C3, C0 Ci,C2, C0 Ci,C1, C0 Ci,C0,S2,S1,S0,A2,B2,A1,B1,A0,B0,1 1,0,1,0 0,1,0,0,1 1,1,1 1,1,1,結(jié)果為1101+1101=11010,編碼器(1),用數(shù)字或某種文字和符號來表示某一對象或信號的過程稱為編

26、碼。 n位二進制代碼有2n種可以表示2n個信號。,編碼器(2),三位二進制編碼器的設計,步驟： （1）確定編碼的位數(shù) （2）列編碼表 （3）由編碼表寫出邏輯式 （4）由邏輯式畫出輯邏圖,編碼器(3),三位二進制編碼器的設計,（1）確定編碼的位數(shù),對于m個狀態(tài)進行編碼，則 m 2n，n為整數(shù)。,當n3時,最多可表示的狀態(tài)為238，個數(shù)（07）,編碼器(4),三位二進制編碼器的設計,（2）列編碼表其中I0I7為八個輸入。Y0Y2為輸出。,編碼器(5),三位二進制編碼器的設計,(3)由編碼表寫出邏輯式,按取值為1列寫,因為我們通常使用與非門，所以，或的關系要化成與非邏輯關系。,編碼器(6),三位二進

27、制編碼器的設計,(4)由邏輯式畫出輯邏圖,編碼器(7),二-十進制編碼器的設計,設計編碼器的過程如下 (1)確定二進制代碼的位數(shù)（對于m個狀態(tài)進行編碼，則 m 2n 。n為整數(shù)。） (2)列編碼表. (3)由編碼表寫出邏輯式 (4)由邏輯式畫出邏輯圖（一般情況下都用“與非”門構成邏輯圖，故常將邏輯式轉(zhuǎn)化成“與非” 形式的邏輯式）,編碼器(8),二-十進制編碼器的設計,(1)確定二進制代碼的位數(shù)（對于m個狀態(tài)進行編碼，則 m 2n 。n為整數(shù)。）,二-十進制編碼器是將十進制的十個數(shù)碼0、l、2、3、4、5、6、7、8、9編成二進制代碼的電路。這二進制代碼又稱二-十進制代碼,簡稱BCD碼。,三位二

28、進制代碼只有八種狀態(tài)(組合),所以輸出的是四位(2n10,取n4)二進制代碼。,編碼器(9),二-十進制編碼器的設計,(2)列編碼表:將待編碼的狀態(tài)量用對應的二進制代碼進行定義(這種對應關系是人為的),并形成表格.一般采用的方案都應是便于記憶的.,編碼器(11),二-十進制編碼器的設計,(3)由編碼表寫出邏輯式（寫出各輸出量對應于輸入量的邏輯關系式。）,(4)由邏輯式畫出邏輯圖,8421碼 編碼器,譯碼器和數(shù)字顯示(1),概述,譯碼是將二進制代碼(輸入)按其編碼時的原意譯成對應的信號或十進制數(shù)碼(輸出)。 根據(jù)功能的不同，譯碼器分為通用譯碼器和顯示譯碼器兩類。 顯示譯碼器是將數(shù)字或符號的二進制代碼(輸入)按其原意譯成對應的信號或十進制數(shù)碼(輸出)的邏輯電路,用于驅(qū)動各類顯示器件.,譯碼器和數(shù)字顯示(2),概述,譯碼過程： (1)列出譯碼器的狀態(tài)表； (2)由狀態(tài)表寫出邏輯表達式； (3)由邏輯式畫出邏輯圖。,譯碼器和數(shù)字顯示(3),二進制譯碼器,(1)列出譯碼器的狀態(tài)表；,要求對應于輸入代碼的每一狀態(tài)，八個輸出信號只有一個為1，其余為0。,譯碼器和數(shù)字顯示(4),二進制譯碼器,(2)由狀態(tài)表寫出邏輯式；,譯碼器和數(shù)字顯示(5),二進制譯碼器,(3)由邏輯式畫出邏輯圖；,譯碼器和數(shù)字顯示(6),二-十進制顯示譯碼器,將 “8421” 二十進制代碼譯