數(shù)字電子技術(shù)試題模板A_第1頁
數(shù)字電子技術(shù)試題模板A_第2頁
數(shù)字電子技術(shù)試題模板A_第3頁
數(shù)字電子技術(shù)試題模板A_第4頁
數(shù)字電子技術(shù)試題模板A_第5頁
免費預(yù)覽已結(jié)束,剩余1頁可下載查看

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、命題方式:單獨命題 佛山科學(xué)技術(shù)學(xué)院2009 2010學(xué)年第2學(xué)期 數(shù)字電子技術(shù)課程期末考試試題A 專業(yè)、班級:姓名:學(xué)號: 題號 -一一 -二二 四 五 六 七 八 總成績 得分 填空:(每小題2分,10小題共20分) 1 .十進制數(shù) 83對應(yīng)的二進制數(shù)是 , 8421BCD碼是。 2. 數(shù)字邏輯電路的輸入輸出狀態(tài)采用電平H (高電平)、L (低電平)表示,如果規(guī)定 稱之為負(fù)邏輯體制。 3. 在邏輯運算中,3種基本的邏輯運算是 。 4. 集成邏輯門電路在使用時,一般不會讓多余的輸入端 。 5. 編碼器的邏輯功能是 。 6. 邏輯電路中,三態(tài)輸出門的“三態(tài)”是指 。 7. 鎖存器和觸發(fā)器是構(gòu)成

2、各種時序電路的存儲單元電路,其共同特點是都具有0和1 兩種狀態(tài),其差另寸是 。 8. 根據(jù)使用功能的不同,半導(dǎo)體存儲器可以分為兩大類: 。 9. 單穩(wěn)態(tài)觸發(fā)器有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài),根據(jù)這一特點,可應(yīng)用于哪些方面(例舉 2 個)。 10. 8位D/A轉(zhuǎn)換器工作在單極性電壓輸出狀態(tài),設(shè)基準(zhǔn)電壓為5V ,當(dāng)D/A轉(zhuǎn)換器的 輸入數(shù)字量為10011010時,輸出的模擬電壓值為 。 選擇題:(每小題2分,共20分) A .均為1 B . 均為0 C.至少一個為0 2. D觸發(fā)器在時鐘脈沖作用下的次態(tài)取決于 ( ) A .輸入D B.現(xiàn)態(tài) C.現(xiàn)態(tài)和D 3.設(shè)計一個冋步 12進制計數(shù)器,至少需要觸發(fā)器 (

3、 ) 1 .設(shè)2輸入端“與非”門的輸入為X和Y,輸出為Z ,要使Z=1 , X和Y必須滿足( A. 3個 B .4個 C.12 個 4. 下列說法不正確的是() A . TTL即數(shù)字邏輯電路B . MOS即金屬-氧化物-半導(dǎo)體 C. CMOS即互補金屬-氧化物-半導(dǎo)體。 5. 邏輯函數(shù)F=AO B和邏輯函數(shù)G二ABAB滿足關(guān)系() A. F =GB. F =GC. F=G 6. 施密特觸發(fā)器屬于電平觸發(fā)器,對于緩慢變化的信號仍然適用,當(dāng)輸入信號增加或 減少時,施密特觸發(fā)器電路有()閾值電壓。 A .相同B. Vdd/2C . 不同 7. 卡諾圖化簡包含無關(guān)最小項的邏輯函數(shù)時,應(yīng)將無關(guān)最小項()

4、 A .當(dāng)成“ 1 ”B .當(dāng)成“ 0”C.根據(jù)需要當(dāng)成“ 1 ”或“ 0 ” & 二進制譯碼器是一種能將 n個輸入變量變成()個輸出函數(shù),且輸出函數(shù)與 輸入變量構(gòu)成的最小項具有對應(yīng)關(guān)系的一種多輸出組合邏輯電路。 A . nB . 2nC . 2n 9 . TTL邏輯門電路輸出高電平的典型值是() A .5.0 VB .3.6VC .2.0V 10 .下更說法不正確的是()。 A.同步時序邏輯電路包含存儲單元B.同步時序邏輯電路沒有統(tǒng)一的時鐘信號 C.同步時序邏輯電路有統(tǒng)一的時鐘信號 三、計算或簡答(每小題 5分,共15分) 1.化簡(A C)(A C) 2.卡諾圖化簡 F(A,B,C,D)=

5、刀 m(0,2,4,6,9,13)+ 刀d(1,3,5,7,11,15) 3簡述設(shè)計同步時序邏輯電路的一般步驟 四、 已知輸入信號 A、B和時鐘信號CP的波形(時間圖)如下圖所示,畫出邏輯圖中觸發(fā) 器Q端的輸出波形,設(shè)觸發(fā)器初態(tài)為 0。( 6分) cp 五、已知邏輯電路如下圖所示,分析該電路的功能(10分) 六、請設(shè)計1位十進制數(shù)的數(shù)值范圍指示組合邏輯電路。電路的輸入A , B, C, D是1位 十進制數(shù)X的8421BCD碼(X=8 A+4 B+2 C+D),輸出F為數(shù)值范圍指示。要求 當(dāng)X 5時,輸出F=0,否則F=1。(10分) 七、用4位二進制同步加法計數(shù)器 74161和適當(dāng)?shù)拈T電路構(gòu)成 12進制加法計數(shù)器。要求: 1.設(shè)初始狀態(tài)為0000,畫出狀態(tài)變化圖;(5分) 2 .在下面給定的圖上畫出連線圖,標(biāo)出各輸入端的狀態(tài)。(5分) 74161功能表 清零 Rd 預(yù)置 LD 使能 *0- 啪CP 預(yù)置數(shù)據(jù)輸入 Qa 輸 Qb 出 EP ET A B C D Qc Qd L X X X X X X X X L L L L H L X X A B C D A B C D H H L X X X X X X 保 持 H H X L X X X X X 保

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論