數(shù)字電子技術(shù)試題模板A

1、命題方式：?jiǎn)为?dú)命題 佛山科學(xué)技術(shù)學(xué)院2009 2010學(xué)年第2學(xué)期 數(shù)字電子技術(shù)課程期末考試試題A 專(zhuān)業(yè)、班級(jí)：姓名：學(xué)號(hào)： 題號(hào) -一一 -二二 四 五 六 七 八 總成績(jī) 得分 填空：（每小題2分，10小題共20分） 1 .十進(jìn)制數(shù) 83對(duì)應(yīng)的二進(jìn)制數(shù)是 , 8421BCD碼是。 2. 數(shù)字邏輯電路的輸入輸出狀態(tài)采用電平H （高電平）、L （低電平）表示，如果規(guī)定 稱之為負(fù)邏輯體制。 3. 在邏輯運(yùn)算中，3種基本的邏輯運(yùn)算是 。 4. 集成邏輯門(mén)電路在使用時(shí)，一般不會(huì)讓多余的輸入端 。 5. 編碼器的邏輯功能是 。 6. 邏輯電路中，三態(tài)輸出門(mén)的“三態(tài)”是指 。 7. 鎖存器和觸發(fā)器是構(gòu)成

2、各種時(shí)序電路的存儲(chǔ)單元電路，其共同特點(diǎn)是都具有0和1 兩種狀態(tài)，其差另寸是 。 8. 根據(jù)使用功能的不同，半導(dǎo)體存儲(chǔ)器可以分為兩大類(lèi)： 。 9. 單穩(wěn)態(tài)觸發(fā)器有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)，根據(jù)這一特點(diǎn)，可應(yīng)用于哪些方面（例舉 2 個(gè)）。 10. 8位D/A轉(zhuǎn)換器工作在單極性電壓輸出狀態(tài)，設(shè)基準(zhǔn)電壓為5V ,當(dāng)D/A轉(zhuǎn)換器的 輸入數(shù)字量為10011010時(shí)，輸出的模擬電壓值為 。 選擇題：（每小題2分，共20分） A .均為1 B . 均為0 C.至少一個(gè)為0 2. D觸發(fā)器在時(shí)鐘脈沖作用下的次態(tài)取決于 ( ) A .輸入D B.現(xiàn)態(tài) C.現(xiàn)態(tài)和D 3.設(shè)計(jì)一個(gè)冋步 12進(jìn)制計(jì)數(shù)器，至少需要觸發(fā)器 (

3、 ) 1 .設(shè)2輸入端“與非”門(mén)的輸入為X和Y，輸出為Z ,要使Z=1 , X和Y必須滿足（ A. 3個(gè) B .4個(gè) C.12 個(gè) 4. 下列說(shuō)法不正確的是（） A . TTL即數(shù)字邏輯電路B . MOS即金屬-氧化物-半導(dǎo)體 C. CMOS即互補(bǔ)金屬-氧化物-半導(dǎo)體。 5. 邏輯函數(shù)F=AO B和邏輯函數(shù)G二ABAB滿足關(guān)系（） A. F =GB. F =GC. F=G 6. 施密特觸發(fā)器屬于電平觸發(fā)器，對(duì)于緩慢變化的信號(hào)仍然適用，當(dāng)輸入信號(hào)增加或 減少時(shí)，施密特觸發(fā)器電路有（）閾值電壓。 A .相同B. Vdd/2C . 不同 7. 卡諾圖化簡(jiǎn)包含無(wú)關(guān)最小項(xiàng)的邏輯函數(shù)時(shí)，應(yīng)將無(wú)關(guān)最小項(xiàng)（）

4、 A .當(dāng)成“ 1 ”B .當(dāng)成“ 0”C.根據(jù)需要當(dāng)成“ 1 ”或“ 0 ” & 二進(jìn)制譯碼器是一種能將 n個(gè)輸入變量變成（）個(gè)輸出函數(shù)，且輸出函數(shù)與 輸入變量構(gòu)成的最小項(xiàng)具有對(duì)應(yīng)關(guān)系的一種多輸出組合邏輯電路。 A . nB . 2nC . 2n 9 . TTL邏輯門(mén)電路輸出高電平的典型值是（） A .5.0 VB .3.6VC .2.0V 10 .下更說(shuō)法不正確的是（）。 A.同步時(shí)序邏輯電路包含存儲(chǔ)單元B.同步時(shí)序邏輯電路沒(méi)有統(tǒng)一的時(shí)鐘信號(hào) C.同步時(shí)序邏輯電路有統(tǒng)一的時(shí)鐘信號(hào) 三、計(jì)算或簡(jiǎn)答（每小題 5分，共15分） 1.化簡(jiǎn)（A C）（A C） 2.卡諾圖化簡(jiǎn) F(A,B,C,D)=

5、刀 m(0,2,4,6,9,13)+ 刀d(1,3,5,7,11,15) 3簡(jiǎn)述設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟 四、 已知輸入信號(hào) A、B和時(shí)鐘信號(hào)CP的波形（時(shí)間圖）如下圖所示，畫(huà)出邏輯圖中觸發(fā) 器Q端的輸出波形，設(shè)觸發(fā)器初態(tài)為 0。（ 6分） cp 五、已知邏輯電路如下圖所示，分析該電路的功能（10分） 六、請(qǐng)?jiān)O(shè)計(jì)1位十進(jìn)制數(shù)的數(shù)值范圍指示組合邏輯電路。電路的輸入A , B, C, D是1位 十進(jìn)制數(shù)X的8421BCD碼(X=8 A+4 B+2 C+D)，輸出F為數(shù)值范圍指示。要求 當(dāng)X 5時(shí)，輸出F=0，否則F=1。(10分) 七、用4位二進(jìn)制同步加法計(jì)數(shù)器 74161和適當(dāng)?shù)拈T(mén)電路構(gòu)成 12進(jìn)制加法計(jì)數(shù)器。要求: 1.設(shè)初始狀態(tài)為0000，畫(huà)出狀態(tài)變化圖；（5分） 2 .在下面給定的圖上畫(huà)出連線圖，標(biāo)出各輸入端的狀態(tài)。（5分） 74161功能表 清零 Rd 預(yù)置 LD 使能 *0- 啪CP 預(yù)置數(shù)據(jù)輸入 Qa 輸 Qb 出 EP ET A B C D Qc Qd L X X X X X X X X L L L L H L X X A B C D A B C D H H L X X X X X X 保 持 H H X L X X X X X 保