脈沖與數(shù)字電路第4章

脈沖與數(shù)字電路第四章組合邏輯電路特點：即時輸入，即時輸出。分析設計組合邏輯電路的分析1、分析的任務：2、分析方法：邏輯電路函數(shù)式

化簡

列真值表邏輯功能邏輯電路邏輯功能分析實例：例1：例2：例3：例4：組合邏輯電路的設計設計任務：

實際問題

電路實現(xiàn)

邏輯關系設計過程：邏輯問題

真值表

函數(shù)式

選定器件

函數(shù)化簡

函數(shù)變換

電路圖

電路圖

邏輯抽象

設計思想

SSIMSI設計實例：例1：設計一個三變量表決器。例2：設計一個激光設計游戲，允許射手打三槍，但必須一槍打飛機，一槍打坦克，一槍打汽車。獲獎條件：命中不少于兩槍，且其中必須有一槍命中飛機。要求：用與非門實現(xiàn)電路設計。例3：設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路，若交通燈工作非正常工作，實現(xiàn)故障報警。

正常狀態(tài)故障狀態(tài)RYGMSMLCBA例4：水箱水位檢測與控制邏輯電路設計電路要求：A、B、C為水位檢測元件，水面低于檢測元件，給出高電平；水面高于檢測元件，給出低電平。要求水位超過C時水泵停止工作；水位低于C而高于B時，MS工作；水位低于B而高于A時，ML工作；水位低于A時，MS、ML同時工作。常用的組合邏輯電路（一）、編碼器1、為何編碼

N個獨立事件共存于同一系統(tǒng)中，為便于區(qū)分這些事件應該采用編碼的方式。

編碼的方式不是唯一的，但編碼必須按照邏輯電路的約束以0、1代碼的形式體現(xiàn)。故原始代碼至關重要。3、如何編碼

2、何為編碼

用二進制代碼表示具有某種特定含義的信號。3、普通編碼器輸入輸出I0I1I2I3

Y1Y0

1000000

10001

001010

0001

11用卡諾圖化簡

I0I1000100100111X1X10XXXXXXX0XXX1110I2I3Y1I0I1000100100111X1X01XXXXXXX0XXX1110I2I3Y0I1I2I3Y1Y08線-3線編碼器4、優(yōu)先編碼器在優(yōu)先編碼器電路中，允許同時輸入兩個以上的編碼信號。但電路只對優(yōu)先權最高的一個進行編碼。74HC148選通輸出端擴展端片選輸入端總結：1、正常工作時，S′=0，

YS′=1，YEX′=0；2、S′=1時，輸出全部鎖定為1，芯片未選通。3、S′=0但無輸入時，

YS′=0，YEX′=1，

Y2′~Y0′=1。編碼輸入編碼輸出YEX′YS′Y2′Y1′Y0′I0′I1′I2′I3′I4′I5′I6′I7′S′輸出輸入例：試用兩片74HC148接成16線—4線優(yōu)先編碼器，將

A0′~A15′編碼為0000~1111，

A15′具最高優(yōu)先權。YEX′YS′Y2′Y1′Y0′I0′I1′I2′I3′I4′I5′I6′I7′S′輸出輸入HL74HC1471、I1′~I9′對應十進制數(shù)1~9，輸入低電平有效；2、Y3′~Y0′反碼輸出。3、I9′具有最高優(yōu)先級（二）、譯碼器1、為何譯碼譯碼是編碼的反操作，電路中只要有編碼必然要有相應的譯碼。否則，編碼將失去意義。

2、如何譯碼按照編碼的系統(tǒng)規(guī)則或協(xié)議進行反向編譯。

3、二進制譯碼器它的輸入是一組二進制代碼，輸出是一組與輸入代碼一一對應的高低電平信號。

二極管組成的3線-8線譯碼器與非門組成的3線-8線譯碼器選通控制端選通狀態(tài)：S1S2’S3’=100原碼輸入，反碼輸出Input

OutputS1S2′+S3′

CBAY0′Y1′Y2′Y3′Y4′Y5′Y6′Y7′0XX1XXXXXX11111111111111111010101010101010000001010011100101110111011111111011111111011111111011111111011111111011111111011111111074HC138例：試用兩片74HC138接成4線—16線譯碼器。Input

OutputS1S2′+S3′

CBAY0′Y1′Y2′Y3′Y4′Y5′Y6′Y7′0XX1XXXXXX111111111111111110101010101010100000010100111001011101110111111110111111110111111110111111110111111110111111110111111110LH4、二—十譯碼器74HC42二—十譯碼器的邏輯功能是將輸入的BCD碼的10個代碼譯成10個高、低電平輸出信號。

功能：1、輸入0000~1001有效，輸出Y0′~Y9′低電平有效。2、輸入1010~1111為偽碼，

Y0′~Y9′無低電平輸出，拒絕翻譯。5、顯示譯碼器二--十進制編碼器顯示譯碼器顯示器件LCDVFDLED七段字符顯示器LT′：試燈輸入端BI′/RBO′：滅燈輸入/動態(tài)滅零輸出端RBI′：動態(tài)滅零輸入端顯示譯碼器七段顯示器用譯碼器設計組合邏輯電路方法：1、將函數(shù)化為最小項之和表達式。

2、當譯碼器的輸出端高電平有效時，選用或門；當譯碼器輸出端低電平有效時選用與非門。

3、函數(shù)變量接到譯碼器代碼的輸入端；將譯碼器輸出與邏輯函數(shù)所具有的最小項對應連接到所選門。例：利用3線—8線譯碼器74HC138設計一個多輸出的組合邏輯電路。例：設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路，若交通燈工作非正常工作，實現(xiàn)故障報警。要求：用譯碼器實現(xiàn)。

正常狀態(tài)故障狀態(tài)RYGRYGZ（三）、數(shù)據(jù)選擇器1、數(shù)據(jù)選擇器的工作原理D0D1D2D3A1A0Y選通控制端地址變量選通控制端雙四選一數(shù)據(jù)選擇器例：利用雙4選1數(shù)據(jù)選擇器組成一個8選1的數(shù)據(jù)選擇器。2、用數(shù)據(jù)選擇器設計組合邏輯電路（1）m=n例：用8選1數(shù)據(jù)選擇器實現(xiàn)如下邏輯功能A2A1A0SD0D1D2D3YD4D5D6D7A2A1A0SD0D1D2D3YD4D5D6D701101001ABCY（2）m>n：分離變量例：用4選1數(shù)據(jù)選擇器實現(xiàn)如下邏輯功能A1A0SD0D1YD2D3A1A0SD0D1YD2D3ABCY（3）m<n：多余選通端固定值例：用8選1數(shù)據(jù)選擇器實現(xiàn)如下邏輯功能A2A1A0SD0D1D2D3YD4D5D6D7AB00110XXXX1XXXX0110Y例：設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路，若交通燈工作非正常工作，實現(xiàn)故障報警。要求：用4選一數(shù)據(jù)選擇器實現(xiàn)。

正常狀態(tài)故障狀態(tài)RYGA1A0SD0D1YD2D3RYZG1（四）、加法器

1、1位加法器（1）半加器：不考慮來自低位的進位，將兩個1位二進制數(shù)相加，稱之半加。實現(xiàn)半加的電路叫半加器。

ABSCO0001101100101001ABSCOCIABSCO

0000010100111001011101110010100110010111

（2）全加器：帶進位的加法即為全加。所用的電路為全加器。ABCISCO2、多位加法器（1）串行進位加法器B0B1B2B3A0A1A2A3CICICICICOCOCOCOS3S2S1S0CO（2）超前進位加法器

根據(jù)一種算法，提前知道是否有進位，以提高運算速度。

3、用加法器設計組合邏輯電路例：設計一個代碼轉換電路，將BCD碼的8421碼轉成余3碼。

輸入輸出DCBAY3Y2Y1Y00000000100100011010001010110011100110100010101100111100010011010例：設計兩個四位二進制數(shù)的加、減法電路。A3A2A1A0MB3B2B1B0S3S2S1S0CO（五）、數(shù)據(jù)比較器1、數(shù)據(jù)比較器的工作原理ABY(A>B)Y