基于TMS320F2812的ADC采樣及轉(zhuǎn)換

基于TMS320F2812的ADC采樣及轉(zhuǎn)換蘇小平遼寧工程技術(shù)大學(xué)2812特性介紹22812內(nèi)部的ADC模塊3TMS320F2812內(nèi)部ADC時(shí)鐘及采樣頻率4

序列轉(zhuǎn)換發(fā)生器5

采樣模式6目錄CONTENTS1主程序1.2812特性介紹采用了高性能的靜態(tài)CMOS技術(shù)，時(shí)鐘頻率可達(dá)150MHZ（6.67ns），其核心電壓為1.8V，I/O口電壓3.3V，F(xiàn)lash編程電壓也為3.3V；高性能的32位CPU。能夠?qū)崿F(xiàn)16x16和32X32乘法操作。在C/C++和匯編語言中代碼可得到優(yōu)化，另外還可向下兼容TMS320F24X/LF240X處理器的代碼；具有3個(gè)32位的CPU定時(shí)器和適合電機(jī)控制的事件管理模塊EVA和EVB；16個(gè)通道、12位精度的A/D轉(zhuǎn)換器；56個(gè)獨(dú)立可編程的多路通用輸入/輸出(GPIO)引腳；1）自動(dòng)序列化，在單一事件段最大能夠提供16個(gè)自動(dòng)A/D轉(zhuǎn)換2）序列發(fā)生器可以按兩個(gè)獨(dú)立的8狀態(tài)序列發(fā)生器（SEQ1和SEQ2）來運(yùn)行，也可以按一個(gè)16狀態(tài)的序列發(fā)生器（SEQ）來運(yùn)行。1）12位的ADC內(nèi)核，內(nèi)置2個(gè)采樣保持器（S/H-A,S/H-B）。

2.）采樣模式可以為順序采樣（SequentialSampling）或者是同步采樣（SimultaneousSampling）2812的ADC模塊是一個(gè)12位分辨率的、具有流水線結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，具有16個(gè)通道。對于每個(gè)序列發(fā)生器，一旦轉(zhuǎn)換結(jié)束，已選擇采樣的通道值就會(huì)被保存到各個(gè)通道的結(jié)果寄存器中去。總共有16個(gè)結(jié)果寄存器ResultReg0—ResultReg15，用于分別保存16個(gè)通道的轉(zhuǎn)換結(jié)果。2.2812內(nèi)部的ADC模塊2.1SEQ1、SEQ2和級聯(lián)SEQ的有效啟動(dòng)方式請?jiān)诖溯斎肽奈谋?。請?jiān)诖溯斎肽奈谋?。請?jiān)诖溯斎肽奈谋?。序列發(fā)生器啟動(dòng)方式SEQ1軟件立即啟動(dòng)（S/W），EVA的多種事件，外部引腳（GPIO/XINT2_ADCSOC）SEQ2軟件立即啟動(dòng)（S/W）,EVB的多種事件SEQ軟件立即啟動(dòng)（S/W），EVA的多種事件，EVB的多種事件，外部引腳（GPIO/XINT2_ADCSOC）ADC結(jié)果寄存器

ADC模塊共有16個(gè)結(jié)果寄存器ADCRESULT15用來保存轉(zhuǎn)換的數(shù)值。每個(gè)結(jié)果寄存器都是16位，而2812的ADC是12位，也就是說轉(zhuǎn)換后的數(shù)字值最高只有12位，那這個(gè)12位的值是如何放在16位的結(jié)果寄存器中的呢？ADC轉(zhuǎn)換的數(shù)值在結(jié)果寄存器中是左對齊的，結(jié)果寄存器的高12位用于存放轉(zhuǎn)換結(jié)果，而低四位則被忽略。D11—D0××××LOREM當(dāng)模擬輸入電壓為3V時(shí)，ADC結(jié)果寄存器的高12位均為1，而低四位均為0，則次時(shí)結(jié)果寄存器中的數(shù)字量是0xFFF0，也就是65520。當(dāng)模擬輸入電壓為0V時(shí)，ADC結(jié)果寄存器中的數(shù)字量為0。ADC轉(zhuǎn)換的特性是線性關(guān)系的3.TMS320F2812內(nèi)部ADC時(shí)鐘及采樣頻率

外部高速時(shí)鐘HSPCLK經(jīng)過變換后作為AD的時(shí)鐘。HSPCLK先要被控制寄存器3ADCTRL3寄存器中的ADCCLKPS[3:0]位除，隨后經(jīng)過2分頻（當(dāng)ADCTRL1寄存器中的位CPS=1）或不分頻（當(dāng)ADCTRL1寄存器中的位CPS=0）就得到ADC的時(shí)鐘基準(zhǔn),但是最大為25M。ADCCLKPS=0時(shí)，ADCCLK=HSPCLK/（ADCTRL1[7]+1）ADCCLKPS!=0時(shí),ADCCLK=HSPCLK/[2x(ADCCLKPS)x（ADCTRL1[7]+1）]例如：外部晶振時(shí)鐘30M，PLL倍頻后為150M，HSPCLK=25M，ADCCLKPS=5，ADCTRL1[7]=1，則ADCCLK=25/2×5×（1+1）=1.25M4.序列轉(zhuǎn)換發(fā)生器序列轉(zhuǎn)換器的工作模式一種為連續(xù)自動(dòng)序列轉(zhuǎn)換模式，該模式采用8狀態(tài)序列發(fā)生器(SEQ1或者SEQ2)，對任一通道可以自動(dòng)序列化到8個(gè)轉(zhuǎn)換。結(jié)果保存在RESULT0～RESULT15寄存器。另一種為序列發(fā)生器啟動(dòng)/停止模式，任何序列發(fā)生器(SEQ1，SEQ2和級聯(lián)方式SEQ)都可以工作在停止/啟動(dòng)模式。當(dāng)多個(gè)不同時(shí)刻觸發(fā)S0C信號同步時(shí)，將自動(dòng)進(jìn)行一系列轉(zhuǎn)換，轉(zhuǎn)換結(jié)束時(shí)序列發(fā)生器停留在當(dāng)前轉(zhuǎn)換狀態(tài)，并且等待下一個(gè)觸發(fā)SOC信號的發(fā)生再繼續(xù)轉(zhuǎn)換。該轉(zhuǎn)換方式可以通過軟件中斷方式指定每次轉(zhuǎn)換的通道數(shù)，具有很強(qiáng)的靈活性。

5.采樣模式

2812中有一最大轉(zhuǎn)換通道寄存器ADCMAXCONV，能用的位是最后七位，在雙通道采樣模式下，自動(dòng)排序寄存器SEQ1（A通道）用到的是MAXCONV1_2-0,就是低三位，采樣的通道數(shù)=MAXCONV1_2-0+1；自動(dòng)排序寄存器SEQ2（B通道）用到的是MAXCONV2_2-0,即高三位，采樣的通道數(shù)=MAXCONV2_2-0+1；在級聯(lián)模式下，自動(dòng)排序器SEQ用到的是MAXCONV1_3-0，采樣的通道數(shù)=MAXCONV1_3-0+1。單序列并發(fā)采樣單序列順序采樣雙序列并發(fā)采樣雙序列順序采樣

F2812的ADC是12位16通道的，可以分兩個(gè)8通道的也可以級聯(lián)為一個(gè)16通道的，這樣的話就有4種工作模式。5.采樣模式6.主程序EINT;ERTM;EvaRegs.T1CON.bit.TENABLE=1; for(;;){ }voidmain(void){InitSysCtrl();DINT; IER=0x0000; IFR=0x0000;InitPieCtrl();InitPieVectTable();

InitPeripherals();adclo=0;PieCtrl.PIEIER1.bit.INTx6=1;PieCtrl.PIEIER2.bit.INTx4=1;IER|=M_INT1;IER|=M_INT2;THANKS

單序列并發(fā)采樣,就是一次有一對通道采樣，像上面說的這一對是對應(yīng)的。用到的自動(dòng)排序器是SEQ將用到SEQADCADCCHSELSEQ1、ADCADCCHSELSEQ2。ADCADCCHSELSEQ1、ADCADCCHSELSEQ2中的每4位的最高位設(shè)置為0；用到ADCMAXCONV中最后七位的低3位。轉(zhuǎn)換順序是從ADCADCCHSELSEQ1的最低4位開始一直到ADCADCCHSELSEQ2的最高4位這個(gè)順序來的。單序列并發(fā)采樣

單序列順序采樣單序列順序采樣,就是兩個(gè)8通道的合并為一個(gè)16通道的，只用到一個(gè)排序器SEQ。順序采樣，就是一次采一個(gè)通道，最多采樣16通道。SEQ將用到ADCADCCHSELSEQ1、ADCADCCHSELSEQ2、ADCADCCHSELSEQ3、ADCADCCHSELSEQ4，用到ADCMAXCONV中最后七位的低4位。轉(zhuǎn)換順序是從ADCADCCHSELSEQ1的最低4位開始一直到ADCADCCHSELSEQ3的最高4位這個(gè)順序來的。雙序列并發(fā)采樣雙序列并發(fā)步采樣,就是一次有一對通道采樣，像上面說的這一對是對應(yīng)的。用到的自動(dòng)排序器是SEQ1，SEQ2。其中SEQ1將用到ADCADCCHSELSEQ1，ADCADCCHSELSEQ1中的每4位的最高位設(shè)置為0；SEQ2將用到ADCADCCHSELSEQ3，ADCADCCHSELSEQ3中的每4位的最高位設(shè)置為1；用到ADCMAXCONV中最后七位的低2位和高2位。低2位MAXCONV1_1-0決定SEQ1中的采樣次數(shù)，每一次是一對。

雙序列順序采樣雙序列順序采樣，用到的自動(dòng)排序器是SEQ1，SEQ2，其中SEQ1將用到ADCADCCHSELSEQ1和ADCADCCHSELSEQ2，ADCCHSELSEQx中的每4位的最高位設(shè)置為0；SEQ2將用到ADCADCCHSELSEQ3和A