3D封裝技術(shù)總結(jié)

3D2023-8-13 RogerAllan，ElectronicDesign 來源:半導(dǎo)體國際我要評論(0)核心提示：隨著芯片、晶圓和封裝水平的提高，層疊技術(shù)連續(xù)受到歡送。兩種最熱門核心提示：隨著芯片、晶圓和封裝水平的提高，層疊技術(shù)連續(xù)受到歡送。兩種最熱門的封裝趨勢是疊層封(PoP)和多芯片封裝(MCP)方法。低產(chǎn)率芯片似乎傾向于PoP，而高密度和高性能的芯片則傾向于MCP。另一個擴展方面是以系統(tǒng)級封裝(SiP)技術(shù)為主，其中規(guī)律器件和存儲器件都以各自的工藝制造，然后在一個SiP45納米甚至32納米節(jié)點，為互連問題。Z3D進的、閱歷證牢靠的引線鍵合技術(shù)來滿足消費者需求，同時瞄準承受硅通孔(through-siliconvia，TSV)技術(shù)的倒裝焊接和晶圓鍵合。3DAmkor、IBM、IMEC、Intel、QimondaAG、Samsung,STATSChipPACTesseraTezzaronXanoptixZiptronixZyCube3DTSV3D例如，先進半導(dǎo)體組裝和測試效勞供給商Amkor技術(shù)公司，以及位于比利時的非贏利性的納米電子和納米技術(shù)爭論中心IMEC，達成了一個為期兩年的合作協(xié)議，開發(fā)本錢效益3DYoléDévelopment2D3D存。該公司同時估量TSV技術(shù)將主宰將來的高密度封裝。據(jù)該公司稱，TSV技術(shù)首先將會用ASIC和片上系統(tǒng)(SoC)芯片形式的把握器件。隨著芯片、晶圓和封裝水平的提高，層疊技術(shù)連續(xù)受到歡送。兩種最熱門的封裝趨勢是疊層封(PoP)和多芯片封裝(MCP)方法。低產(chǎn)率芯片似乎傾向于PoP，而高密度和高性能的芯片則傾向于MCP。另一個擴展方面是以系統(tǒng)級封裝(SiP)技術(shù)為主，其中規(guī)律器件和存儲器件都以各自的工藝制造，然后在一個SiP存儲器技術(shù)很可能是首個在生產(chǎn)根底上完全使用TSV的技術(shù)。三星電子已經(jīng)制造出承受晶圓級封裝(WSP)TSV的全DRAM分層造成性能下降。晶圓級處理的疊層式封裝包括用于2G位高密度存儲器的4個512M位雙倍速率(DDR2)DRAMDRAMTSV4G(DIMM)。與引線鍵合技術(shù)相比，這種專利技術(shù)可形成激光切割的微米級的孔，與硅基底垂直，將存儲器電路直接與銅填充材料相連芯片。同時，TezzaronFaStackWSP，此技術(shù)可以實現(xiàn)在一個薄的3D封裝內(nèi)將傳感器、信號調(diào)理、存儲器以及處理器芯片疊1)。甚至印刷電路板(PCB)技術(shù)也是3D的了。松下電子的微細集成加工技術(shù)(MIPTEC)可以承受密腳距激光成圖技術(shù)在注塑成型的襯底上實現(xiàn)3DPCB。松下稱承受MIPTEC，可以開發(fā)需要靈敏性、小型化以及光學(xué)特性、電子特性及熱特性的任何數(shù)量的器件。3DZiptronix(DBI10μm2μm1μm。SematechSematech3D互于2023年，已經(jīng)被設(shè)計為半導(dǎo)體國際技術(shù)進展藍圖(ITRS)。TSV代表了此工程的一個焦點領(lǐng)域。淘汰引線鍵合？很多封裝專家認為TSVTSV引線鍵合是一種利用現(xiàn)有設(shè)備可以簡潔實現(xiàn)的成熟技術(shù)，不過，IC裸片之間的路徑長度并不需要最短。引線鍵合機的布局區(qū)分率大小上，特別是在承受外表貼裝技術(shù)(SMT)時。引線鍵合疊層式芯片同時也要求相互之間有空間，而引線本身也會占用空間。毫無疑問，引線鍵合是一種重要的技術(shù)工具，但將來會面臨某些限制。引線鍵合要求樣的爭議，就是引線鍵合會引入潛在的牢靠性問題，雖然這方面的記錄遠不確定。盡管如此，處于領(lǐng)先地位的半導(dǎo)體芯片公司還將連續(xù)推動這一廣泛應(yīng)用的技術(shù)，他們TSV16NANDMCP16G字節(jié)?！罢l也不要知道引線鍵合技術(shù)能走多遠，”三星存儲器事業(yè)部互連產(chǎn)品和技術(shù)組總工程師DonghoLee為抑制引線鍵合凸點的局限，Tessera(CSP)，縮小高密度面陣列CSP/CSPSMT0.5mm(BGA300μm凸點直徑比較,這種微接觸凸點的直200μm2)。AkitaElpidaMCP模塊，在一個1.4mm2030如此薄裸片的設(shè)備。Akita40μm配的注入樹脂的方法。承受倒裝芯片技術(shù)替代引線鍵合的狀況越來越多。倒裝芯片技術(shù)將裸片朝下與承受BGA技術(shù)或其它導(dǎo)電凸點的PCB或基底相連,這樣不僅能取掉引線鍵合，同時也能提高信號速率并降低總尺寸限制。Freescale半導(dǎo)體公司的重分布芯片封裝(RCP)方法將倒裝芯片技術(shù)更向前推動了一步3PoPI/ORCPASIC，如存儲器、應(yīng)用處理器、藍牙模塊或相機模塊。Freescale稱，與SiP和一般PoPRCP公司在其移動極限融合(MXC)平臺上承受了RCP技術(shù)，有一個單核調(diào)制解調(diào)器、一個共享內(nèi)GSM(GroupeSpécialMobile)EDGE(增加數(shù)據(jù)率GSM3G25Tessera的MicroPILRPoP100μm，0.3mm4)?？v向高度不到180μm40～375μm350～500μmSamsungFusion(融合)打算尋求開發(fā)“真正”的3D12“IEEE(IEDM32互連層內(nèi)的超密集NAND初始單元是在一大塊硅晶圓上制作的。然后，其余單元在一個薄的類似SOI(絕緣體上硅)單晶體硅層上制作，該層是在線反面電介質(zhì)上生長的，兩層之間有一根共用源極線。該共用源極線解決了浮動薄體SOI構(gòu)造可能消滅的問題，此構(gòu)造只允許一次擦除一個單元。SamsungSOISTATSChipPAC3D在單個封裝內(nèi)封裝(PiP)中集成了基帶、存儲器以及模擬功能。TSV實現(xiàn)TSV主要有兩種方法：傳統(tǒng)的干法腐蝕和激光鉆孔。在IC晶圓制造廠還是在IC封裝廠制備TSV孔，如陶瓷、金屬和稀土氧化物、以及分層化合物的聚合材料。通常認為，TSVYetJeffreyAlbelo1000蝕(DRIE)方法的本錢低。他是依據(jù)原始鉆孔率數(shù)據(jù)得出這一結(jié)論的。如今，更多的公司將TSVICITRSTSV今年年底前公布。IBM宣布將開頭嘗試第一個使用TSV連接的商用設(shè)備。在明年前，該公司還將批量生100材料ICICIC擠，會引起時序延遲及其他一些問題。對規(guī)律和DRAM電路，預(yù)期轉(zhuǎn)向銅互連后，電阻將會增加，這是不期望消滅的。3DKulicke&SoffaFormax，3～16320碳納米管(CNT)將來可能用作3D互連材料。CNT可能會在每一給定面積傳輸更大的電1x107A/cm232nm設(shè)計CNT450℃300mm32nmCNT5)。該公司的爭論人員正在努力，使其盡可能匹配兼容CMOS400℃的電阻。將來技術(shù)路線3D封裝方法的速度有多快？面對熱水平不斷的增加備和工具有哪些，其對準和精度水平能到達所需要的水平嗎？大多數(shù)IC專家認為可能會經(jīng)受以下幾個階段。具有TSV和導(dǎo)電漿料的快閃存儲器晶圓疊層很可能會進展，隨后會有外表凸點間距小至5μmIC外表-外表鍵合消滅。最終，硅上系統(tǒng)將會進展到存儲器、圖形和其他IC微機電系統(tǒng)(MEMS)IC工具制造商已經(jīng)著手開發(fā)適合馬上降落的3D時代用的工具。這些工具目前用于更寬的數(shù)百微米線寬腐蝕側(cè)邊和溝槽，可能會作改進，以用于一般45nm和32nmTSV3D3D(EMC-3D50～300mm5～30μmEVGroup、Semitool公司和XSiL公司有美國羅姆·哈斯(Rohm&Haas)公司、美國霍尼威爾(Honeywell)公司、美國Enthone公司以及美國AZ公司；Isonics公司供給晶圓效勞支持；