信息鈕門(mén)禁-基于SPI協(xié)議的數(shù)據(jù)采集系統(tǒng)

1、開(kāi)放實(shí)驗(yàn)項(xiàng)目報(bào)告實(shí)驗(yàn)項(xiàng)目 SPI協(xié)議編程與器件應(yīng)用學(xué)生姓名羅葉森班級(jí)學(xué)號(hào)B學(xué) 院自動(dòng)化學(xué)院專(zhuān) 業(yè)測(cè)控技術(shù)與儀器指導(dǎo)教師張 熠指導(dǎo)單位電工電子實(shí)驗(yàn)教學(xué)中心 摘要本系統(tǒng)實(shí)現(xiàn)的是基于SPI協(xié)議的簡(jiǎn)易數(shù)據(jù)采集系統(tǒng)。用c語(yǔ)言編程，通過(guò)TLC2543模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)數(shù)據(jù)的采集，再采用存儲(chǔ)器AT24C1024存儲(chǔ)數(shù)據(jù)，數(shù)據(jù)經(jīng)過(guò)單片機(jī)STC89C52進(jìn)行處理后，最終在虛擬終端上進(jìn)行顯示。系統(tǒng)以單片機(jī)為主控器，在單片機(jī)系統(tǒng)實(shí)現(xiàn)了讀寫(xiě)。關(guān)鍵字：SPI 數(shù)據(jù)采集，模數(shù)轉(zhuǎn)換，AT24C1024存儲(chǔ)。目 錄緒言4第一章 系統(tǒng)方案5第二章 系統(tǒng)硬件設(shè)計(jì)6 2.1 SPI協(xié)議介紹6 2.2 主要器件介紹7 2.3 電路原理圖

2、9 第三章 系統(tǒng)軟件設(shè)計(jì)9 3.1 SPI協(xié)議設(shè)計(jì)9 3.2主程序設(shè)計(jì)11第四章 仿真情況20第五章 小結(jié)20緒 言隨著技術(shù)與社會(huì)的發(fā)展，在很多領(lǐng)域?qū)崿F(xiàn)需要數(shù)據(jù)的精密采集和處理，它是各種實(shí)驗(yàn)及各種工業(yè)制造的基礎(chǔ)。其中數(shù)據(jù)的采集及處理系統(tǒng)就是其中的一個(gè)典型例子。數(shù)據(jù)的采集及處理系統(tǒng)是現(xiàn)代化發(fā)展的需要，它集微機(jī)自動(dòng)識(shí)別技術(shù)和數(shù)據(jù)采集存儲(chǔ)顯示技術(shù)，涉及了電子，機(jī)械，計(jì)算機(jī)技術(shù)，通訊技術(shù)，生物技術(shù)等諸多新技術(shù)。它是各種行業(yè)功能實(shí)現(xiàn)的基礎(chǔ)。適用各種機(jī)要部門(mén)，如銀行、賓館、機(jī)房、軍械庫(kù)、機(jī)要室、辦公間,智能化小區(qū)，工廠(chǎng)等。 第一章 系統(tǒng)設(shè)計(jì)方案 在本系統(tǒng)中，控制器采用單片機(jī)ATC89C52，TLC2543

3、作為A/D進(jìn)行數(shù)據(jù)采集，采用 AT24C1024進(jìn)行存儲(chǔ)，并在虛擬終端上顯示下圖所示的是數(shù)據(jù)的采集及處理系統(tǒng)總體設(shè)計(jì)框圖。主控器AT89C52顯示器A/D模數(shù)轉(zhuǎn)換，采集數(shù)據(jù)數(shù)據(jù)傳輸AT24C1024存儲(chǔ)器 數(shù)據(jù)傳輸RS232PC第二章 系統(tǒng)硬件設(shè)計(jì)2.1 SPI協(xié)議介紹 SPI是高速同步串行口，是一種標(biāo)準(zhǔn)的四線(xiàn)同步雙向串行總線(xiàn)。 SPI，就是串行外圍設(shè)備接口。SPI接口主要應(yīng)用在 EEPROM，F(xiàn)LASH，實(shí)時(shí)時(shí)鐘，AD轉(zhuǎn)換器，還有數(shù)字信號(hào)處理器和數(shù)字信號(hào)解碼器之間。SPI，是一種高速的，全雙工，同步的通信總線(xiàn)，并且在芯片的管腳上只占用四根線(xiàn)，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提

4、供方便. SPI總線(xiàn)系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。外圍設(shè)置FLASHRAM、網(wǎng)絡(luò)控制器、LCD顯示驅(qū)動(dòng)器、A/D轉(zhuǎn)換器和MCU等。SPI總線(xiàn)系統(tǒng)可直接與各個(gè)廠(chǎng)家生產(chǎn)的多種標(biāo)準(zhǔn)外圍器件直接接口，該接口一般使用4條線(xiàn)：串行時(shí)鐘線(xiàn)（SCK）、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線(xiàn)MISO、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線(xiàn)MOSI和低電平有效的從機(jī)選擇線(xiàn)SS(有的SPI接口芯片帶有中斷信號(hào)線(xiàn)INT、有的SPI接口芯片沒(méi)有主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線(xiàn)MOSI)。SPI的通信原理很簡(jiǎn)單，它以主從方式工作，這種模式通常有一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備，需要至少4根線(xiàn)，事實(shí)上3根也

5、可以（用于單向傳輸時(shí)，也就是 半雙工方式）。也是所有基于SPI的設(shè)備共有的，它們是SDI（數(shù)據(jù)輸入），SDO（數(shù)據(jù)輸出），SCK（時(shí)鐘），CS（片選）。 （1）SDO 主設(shè)備數(shù)據(jù)輸出，從設(shè)備數(shù)據(jù)輸入 （2）SDI 主設(shè)備數(shù)據(jù)輸入，從設(shè)備數(shù)據(jù)輸出 （3）SCLK 時(shí)鐘信號(hào)，由主設(shè)備產(chǎn)生 （4）CS 從設(shè)備使能信號(hào)，由主設(shè)備控制 其中CS是控制芯片是否被選中的，也就是說(shuō)只有片選信號(hào)為預(yù)先規(guī)定的使能信號(hào)時(shí)（高電位或低電位），對(duì)此芯片的操作才有效。這就允許在同一總線(xiàn)上連接多個(gè)SPI設(shè)備成為可能。 負(fù)責(zé)通訊有3根線(xiàn)，通訊是通過(guò)數(shù)據(jù)交換完成的，先要知道SPI是串行通訊協(xié)議，也就是說(shuō)數(shù)據(jù)是一位一位的傳輸?shù)摹?/p>

6、這就是SCK時(shí)鐘線(xiàn)存在的原因，由SCK提供時(shí)鐘脈沖，SDI，SDO則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)輸出通過(guò) SDO線(xiàn)，數(shù)據(jù)在時(shí)鐘上升沿或下降沿時(shí)改變，在緊接著的下降沿或上升沿被讀取。完成一位數(shù)據(jù)傳輸，輸入也使用同樣原理。這樣，在至少8次時(shí)鐘信號(hào)的改變（上沿和下沿為一次），就可以完成8位數(shù)據(jù)的傳輸。 2.2 主要器件介紹（1） AT89C52的簡(jiǎn)單介紹AT89C52與MCS-51單片機(jī)產(chǎn)品兼容 、8K字節(jié)在系統(tǒng)可編程Flash存儲(chǔ)器、 1000次擦寫(xiě)周期、全靜態(tài)操作：0Hz33Hz 、三級(jí)加密程序存儲(chǔ)器 、 32個(gè)可編程I/O口線(xiàn) 、三個(gè)16位定時(shí)器/計(jì)數(shù)器八個(gè)中斷源、全雙工UART串行通道、 低

7、功耗空閑和掉電模式 、掉電后中斷可喚醒 、看門(mén)狗定時(shí)器 、雙數(shù)據(jù)指針 、掉電標(biāo)識(shí)符 。端口引腳 第二功能：P1.0 T2 （定時(shí)器/計(jì)數(shù)器T2的外部計(jì)數(shù)輸入），時(shí)鐘輸出 P1.1 T2EX（定時(shí)器/計(jì)數(shù)器T2的捕捉/重載觸發(fā)信號(hào)和方向控制）P1.5 MOSI（在線(xiàn)系統(tǒng)編程用）P1.6 MISO（在線(xiàn)系統(tǒng)編程用） P1.7 SCK（在線(xiàn)系統(tǒng)編程用） P3.0 RXD(串行輸入口)P3.1 TXD(串行輸出口)P3.2 INTO(外中斷0)P3.3 INT1(外中斷1)P3.4 TO(定時(shí)/計(jì)數(shù)器0)P3.5 T1(定時(shí)/計(jì)數(shù)器1)P3.6 WR(外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通)P3.7 RD(外部數(shù)據(jù)存儲(chǔ)

8、器讀選通)此外，P3口還接收一些用于FLASH閃存編程和程序校驗(yàn)的控制信號(hào)。 （2）TLC2543的簡(jiǎn)單介紹TLC2543C 和 TLC2543I 是 12 位開(kāi)關(guān)電容逐次逼近模數(shù)轉(zhuǎn)換器。每個(gè)器件有三個(gè)控制輸入端：片選 （CS ），輸入/輸出時(shí)鐘 （I/O CLOCK ）以及地址輸入端 （DATA INPUT ）。它還可以通過(guò)一個(gè)串行的3 態(tài)輸出端 （DATA OUT ）與主處理器或其外圍的串行口通訊，輸出轉(zhuǎn)換結(jié)果。本器件可以從主機(jī)高速傳輸數(shù)據(jù)。 除了高速的轉(zhuǎn)換器和通用的控制能力外，本器件有一個(gè)片內(nèi)的14 通道多路器可以在 11 個(gè)輸入通道或3 個(gè)內(nèi)部自測(cè)試 （self-test ）電壓中任意

9、選擇一個(gè)。采樣-保持是自動(dòng)的。在轉(zhuǎn)換結(jié)束時(shí)，“轉(zhuǎn)換結(jié)束”（EOC ） 輸出端變高以指示轉(zhuǎn)換的完成。本器件中的轉(zhuǎn)換器結(jié)合外部輸入的差分高阻抗的基準(zhǔn)電壓，具有簡(jiǎn)化比率轉(zhuǎn)換、刻度以及模擬電路與邏輯電路和電源噪聲隔離的特點(diǎn)。開(kāi)關(guān)電容的設(shè)計(jì)可以使在整個(gè)溫度范圍內(nèi)有較小的轉(zhuǎn)換誤差。2.1 特點(diǎn) 12 位分辨率A/D 轉(zhuǎn)換器 在溫度范圍內(nèi)10 s 轉(zhuǎn)換時(shí)間 11 個(gè)模擬輸入通道 3 路內(nèi)置自測(cè)試方式 固有的采樣與保持 線(xiàn)性誤差 1LSB Max 片內(nèi)系統(tǒng)時(shí)鐘 轉(zhuǎn)換結(jié)束 （End-of-Conversion ，EOC ）輸出 單極性或雙極性輸出 （有符號(hào)的雙極性，相對(duì)于所加基準(zhǔn)電壓的1/2 ） 可編程的MSB

10、 或LSB 前導(dǎo) 可編程的輸出數(shù)據(jù)長(zhǎng)度 采用CMOS 技術(shù) 可提供應(yīng)用筆記*2.2功能框圖2.3詳細(xì)說(shuō)明 一開(kāi)始，片選 （CS ）為高，I/O CLOCK 和DATA INPUT 被禁止以及DATA OUT 為高阻抗?fàn)顟B(tài)。CS 變低開(kāi)始轉(zhuǎn)換過(guò)程，I/O CLOCK 和DATA INPUT 使能，并使DATA OUT 端脫離高阻抗?fàn)顟B(tài)。 輸入數(shù)據(jù)是一個(gè)包括一個(gè)4 位模擬通道地址 （D7 D4 ）、一個(gè)2 位數(shù)據(jù)長(zhǎng)度選擇 （D3 D2 ）、一 個(gè)輸出MSB 或 LSB 在前的位 （D1 ）以及一個(gè)單極性或雙極性輸出選擇位 （D0 ）的8 位數(shù)據(jù)流，這個(gè)數(shù)據(jù)流是從DATA INPUT 端加入的。輸入

11、/輸出時(shí)鐘系列是加在I/O CLOCK 端，以傳送這個(gè)數(shù)據(jù)到輸入數(shù)據(jù)寄存器。在這個(gè)傳送的同時(shí)，輸入/輸出時(shí)鐘系列也將前一次轉(zhuǎn)換的結(jié)果從輸出數(shù)據(jù)寄存器移到DATA OUT 端。 I/O CLOCK 接收輸入系列的8 、12 或 16 個(gè)時(shí)鐘長(zhǎng)度取決于輸入數(shù)據(jù)寄存器中的數(shù)據(jù)長(zhǎng)度選擇位。模擬輸入 的采樣開(kāi)始于輸入I/O CLOCK 的第4 個(gè)下降沿而保持則在I/O CLOCK 的最后一個(gè)下降沿之后。I/O CLOCK 的最后一個(gè)下降沿也使EOC 變低并開(kāi)始轉(zhuǎn)換。 2.3.1 轉(zhuǎn)換工作 轉(zhuǎn)換器的工作分成連續(xù)的二個(gè)不同的周期： （1 ）I/O 周期， （2 ）實(shí)際轉(zhuǎn)換周期。I/O 周期由外部提供的I/O

12、 CLOCK 定義，延續(xù)8 、12 或 16 個(gè)時(shí)鐘周期，這取決于選定的輸出數(shù)據(jù)的長(zhǎng)度。 2.3.2 I/O 周期 在I/O 周期中，同時(shí)發(fā)生二種操作： a. 一個(gè)包括地址和控制信息的8 位數(shù)據(jù)流被送到DATA INPUT 。這個(gè)數(shù)據(jù)在前 8 個(gè)輸入/輸出時(shí)鐘的上 升沿被移入器件。當(dāng) 12 或 16 個(gè)I/O 時(shí)鐘傳送時(shí)，在前 8 個(gè)時(shí)鐘之后DATA INPUT 便無(wú)效。 b. 在DATA OUT 端串行地提供 8 、12 或 16 位長(zhǎng)度的數(shù)據(jù)輸出。當(dāng)CS 保持為低時(shí)，第一個(gè)輸出數(shù)據(jù) 位發(fā)生在EOC 的上升沿。若轉(zhuǎn)換是由CS 控制，則第一個(gè)輸出數(shù)據(jù)位發(fā)生在CS 的下降沿。這個(gè)數(shù)據(jù)是前一次轉(zhuǎn)換

13、的結(jié)果，在第一個(gè)輸出數(shù)據(jù)位之后的每個(gè)后續(xù)位由后續(xù)的I/O 時(shí)鐘每個(gè)下降沿輸出。 2.3.3. 轉(zhuǎn)換周期 轉(zhuǎn)換周期對(duì)用戶(hù)是透明的，它是由I/O 時(shí)鐘同步的內(nèi)部時(shí)鐘來(lái)控制的。當(dāng)轉(zhuǎn)換時(shí)，器件對(duì)模擬輸入電壓完成逐次逼近式的轉(zhuǎn)換。在轉(zhuǎn)換周期開(kāi)始時(shí)EOC 輸出端變低而當(dāng)轉(zhuǎn)換完成時(shí)變高，并且輸出數(shù)據(jù)寄存器被鎖存。只有在I/O 周期完成后才開(kāi)始一次轉(zhuǎn)換周期，這樣可減小外部的數(shù)字噪聲對(duì)轉(zhuǎn)換精度的影響。2.3.4上電和初始化 在上電后，CS 必須從高變到低以開(kāi)始一次I/O 周期。EOC 開(kāi)始為高，輸入數(shù)據(jù)寄存器被置為全零。輸出數(shù)據(jù)寄存器的內(nèi)容是隨機(jī)的，并且第一次轉(zhuǎn)換的結(jié)果將被忽略。為了對(duì)器件初始化，CS 被轉(zhuǎn)為高

14、再回到低以開(kāi)始下一次I/O 周期。在器件從掉電狀態(tài)返回后的第一次轉(zhuǎn)換，由于器件的內(nèi)部調(diào)整，讀數(shù)可能不準(zhǔn)確。 2.4 數(shù)據(jù)輸入 數(shù)據(jù)輸入端在內(nèi)部被連接到一個(gè) 8 位的串行輸入的地址和控制寄存器。該寄存器規(guī)定了轉(zhuǎn)換器的工作和輸出數(shù)據(jù)的長(zhǎng)度。主機(jī)提供的數(shù)據(jù)字是以MSB 為前導(dǎo)的。每個(gè)數(shù)據(jù)位都是在I/O CLOCK 序列的上升沿被輸入的 （見(jiàn)表 1 中數(shù)據(jù) “輸入寄存器格式”）。2.5 時(shí)序圖第三章 軟件設(shè)計(jì)3.1SPI協(xié)議編程按照SPI協(xié)議規(guī)范，編寫(xiě)程序如下：void ADpian(uchar x)uchar i;shugao=0;shudi=0;cs=0;delay1ms(20);for(i=0;

15、i8;i+)io_clock=0;x=x1;date_in=CY;io_clock=1;shugao=shugao1;shugao|=date_out;for(i=0;i4;i+)io_clock=0;date_in=0;io_clock=1;shudi=shudi1;shudi|=date_out;for(i=0;i4;i+)io_clock=0;io_clock=1;shudi=shudi0) Serial_send(0x20); Serial_send(c+0x30); Serial_send(b+0x30); Serial_send(a+0x30); Serial_send(0x20);count+;if(count%12=0) Serial_send(0x0a);