一種低功耗的LDO線性集成穩(wěn)壓器的實(shí)現(xiàn)

1、一種低功耗的LD0線性集成穩(wěn)壓器的實(shí)現(xiàn)ImplementationofaLowStaticPowerDissipationofLDOlinearVoltageRegulatorSUNYu12，XINXiao-ning1(ShenyangUniversityofTechnology1，MXHdeviceLtd.2，Shenyang，Liaoning110023):OnemethodforimplementationofaBICMOSintegratedregulatorwhichhasverylowstaticpowerdissipationispresented.Thetheoryofther

2、egulatorisdemonstratedindetail,itscircuitsandcurvesanddataofsimulationarealsogiven.Thiscircuitadoptsaself-biascurrentbandgapreferenceinordertoimprovethePSRRandtemperaturecharacteristics.Ahighcurrentefficiencyoutputbufferisdesigned,inordertoreducethestaticpowerdissipation.Topreventtheovershootofoutpu

3、tvoltage,astructureoftheerroramplifierandNMOSisadopted,andthenthenon-overshootofoutputvoltageisensuredwhentheinputvoltageisinthepoweronstage.Keywords:reference;voltageregulator;LDO;staticpowerdissipation1 引言低壓差（lowdropout,LDO）線性穩(wěn)壓器具有結(jié)構(gòu)簡單、低噪聲、低功耗以及小封裝和較少的外圍應(yīng)用器件等突出優(yōu)點(diǎn),在便攜式電子產(chǎn)品中得到廣泛的應(yīng)用。LDO屬于DC/DC變換器中的降壓

4、變壓器,在負(fù)載一定的情況下,輸入電壓在一定范圍內(nèi),LDO電路系統(tǒng)能夠保證輸出電壓穩(wěn)定,提高電池壽命.目前,對LDO的研究熱點(diǎn)主要包括兩個(gè)方面：一方面是針對低功耗,提高LDO效率，降低靜態(tài)電流和輸入輸出壓差。另一方面是對系統(tǒng)穩(wěn)定性的研究。本文主要針對低功耗的穩(wěn)壓器進(jìn)行研究與設(shè)計(jì)。根據(jù)芯片的制造工藝,集成穩(wěn)壓器主要有雙極型、CMO型和BICMOSS3類。由于為了提高穩(wěn)壓器的輸出電壓精度和效率，提高基準(zhǔn)源是關(guān)鍵，所以采用BICMOSC藝。2 電路設(shè)計(jì)與性能分析2.1 電路設(shè)計(jì)與分析本設(shè)計(jì)應(yīng)用于智能卡，具有4.5v-5.5v的輸入電壓，輸出3.3v的電壓，具有400mA的驅(qū)動能力。工作狀態(tài)輸出400m

5、AM,自身電流損耗小于150uA。此穩(wěn)壓器芯片包括四個(gè)主要模塊，基準(zhǔn)源模塊（VREF,誤差放大器（AMP緩沖器（BUFFER模塊，輸出功率管，過沖保護(hù)模塊（OVERSHOOT2.1.1 LDO線性集成穩(wěn)壓器工作原理1）基準(zhǔn)源該基準(zhǔn)圖2為LDO集成穩(wěn)壓器所采用的基準(zhǔn)源核心電路圖源采用一階溫度補(bǔ)償，輸出電壓為1.2v，同時(shí)提供各個(gè)放大器的偏置電流。本設(shè)計(jì)所采用的基準(zhǔn)源電路結(jié)構(gòu)不同于傳統(tǒng)的電壓基準(zhǔn)與電流基準(zhǔn)分別產(chǎn)生的基準(zhǔn)源電路，傳統(tǒng)的電路需要用電阻與寄生BJT來實(shí)現(xiàn)，占用芯片面積大，并且由于基準(zhǔn)電流產(chǎn)生電路的N管VSB不同使得兩邊產(chǎn)生的電流不相等，另一方面由于溝道調(diào)制效應(yīng)的影響，對電源電壓有一定的依

6、賴性，所以由公式I=推倒出來的電流不是理想的PTAT電流。改進(jìn)后的電路沒有單獨(dú)的PTAT電流基準(zhǔn)產(chǎn)生電路。其核心思想是通過運(yùn)算放大器把INN與INP鉗位相等，通過AV和R產(chǎn)生PTAT電流，再通過MP1和MP2I1成的電流鏡把流過MP1的PTAT電流按比例提供給運(yùn)算放大器，運(yùn)算放大器采用單級折疊式共源共柵結(jié)構(gòu)。這樣就實(shí)現(xiàn)了電壓基準(zhǔn)與電流基準(zhǔn)同時(shí)產(chǎn)生的電路結(jié)構(gòu)。INN與INP是運(yùn)算放大器的兩個(gè)輸入端口，即VINP=VINN假設(shè)R2=mR1Q1為晶體管單元，Q2為由n個(gè)單元并聯(lián)的晶體管。由I-V特性可知推倒出：IR3=可見，流過R3的電流為PTAT電流，由于運(yùn)算放大器的增益高，利用負(fù)反饋的穩(wěn)定性，使

7、得VINN與VINP的鉗位能力強(qiáng)，且電流與電源電壓無關(guān)。VREF®過VT的正溫度系數(shù)和VBE的負(fù)溫度系數(shù)相互抵消。其工作原理：啟動電路為MN1提供偏置VS,使MN1逐漸導(dǎo)通，使從VDDgMP6MN1R4至UVSS形成通路，MP鍛為一電容，使得VBG逐漸升高，VX下降，當(dāng)|VDD-VX2.2 仿真數(shù)據(jù)與波形仿真模型采用SMIC0.18um,工藝角與工作溫度TT_27:mostt_bjttt_27;FF_-40:mosff_bjtff_-40;FF_85:mosff_bjtff_85;SS_-40:mosss_bjtss_-40;SS_85：mosss_bjtss_85，電源電壓為：VI

8、N=4v,5v,6v。基準(zhǔn)電壓源模擬分析：VBG=1.2V電壓穩(wěn)定延遲在SS_85時(shí)最大，約為7us。線性調(diào)整率分析：線性調(diào)整率表征輸入電壓對輸出電壓的影響，模擬結(jié)果：最大值出現(xiàn)在VIN=6V，SS_85；VOUT33=3.3859v，最小值出現(xiàn)在：VIN=4V,FF_85,VOUT33=3.2666v調(diào)整率為0.01%/Vo仿真圖像如下：負(fù)載調(diào)整率分析：負(fù)載調(diào)整率表征輸出電流對輸出電壓的影響，仿真結(jié)果：在輸入電壓不變的情況下，輸出負(fù)載電流由1mA變化到400mA輸出電壓調(diào)整范圍為：3.317V-3.398V,負(fù)載調(diào)整率為0.0024%/mA,符合系統(tǒng)性能要求。靜態(tài)電流IGND為VR流到GN比

9、I腳的電流，越小表明VR的電流的效率越好。IGND電流以VR電路主要環(huán)路，VREF過沖保護(hù)電路消耗的電流為主。仿真采用不同輸入電壓，不同工藝角，不同負(fù)載交叉仿真，最大值靜態(tài)電流為120.5uA,輸入電壓6V，負(fù)載電流400mA,工藝角采用FF_85。線性瞬態(tài)響應(yīng)：仿真環(huán)境；ILoad=200mA。仿真輸入在1us內(nèi)由4v變到6v與從6v變到4v的VOUT33勺波動在20mv左右，并且恢復(fù)時(shí)間最長的僅3us左右。電源抑制比：表征電源的交流變化對輸出電壓的影響。仿真結(jié)果：100Hz時(shí)，PSRR(MIN)=60DBPSRR(TYPICAl)=70D玲10KHz時(shí)，PSRRMIN)=42.4DB,PSRRTYPICAL)=45D