第6章存儲器講述

1、第第6 6章章 存儲器存儲器教學(xué)內(nèi)容教學(xué)內(nèi)容 6.1 概述 6.1.1 存儲器的分類 6.1.2 半導(dǎo)體存儲器的性能指標(biāo) 6.2 隨機存取存儲器RAM。 6.2.1 半導(dǎo)體存儲器一般結(jié)構(gòu)及組成 6.2.2 靜態(tài)RAM 6.2.3 動態(tài)RAM 6.2.4 RAM存儲器容量的擴(kuò)展方法 6.2.5 RAM存儲器與CPU的連接 6.3 只讀存儲器ROM 6.3.1 只讀存儲器的結(jié)構(gòu) 6.3.2 只讀存儲器的分類 6.3.3 PROM基本存儲電路 6.3.4 典型PROM芯片簡介 6.4 高速緩存存儲器Cache 6.5 存儲器系統(tǒng)與CPU系統(tǒng)連接實例。 6.5.1 EPROM、RAM、子系統(tǒng)與CPU主

2、系統(tǒng)的連接 6.5.2 8086CPU的最小模式與靜態(tài)RAM的連接 6.5.3 存儲器芯片同CPU連接時要注意的問題教學(xué)目標(biāo)教學(xué)目標(biāo) 1 掌握半導(dǎo)體存儲器的分類及特點。 2 了解半導(dǎo)體存儲器的性能指標(biāo)、結(jié)構(gòu)。 3 理解靜態(tài)RAM、動態(tài)RAM與ROM的結(jié)構(gòu)特點。 4 理解存儲器系統(tǒng)與CPU系統(tǒng)的連接方法。重點內(nèi)容 1 存儲器的分類、特點及性能指標(biāo)。 2 半導(dǎo)體存儲器的結(jié)構(gòu)。 3 靜態(tài)RAM結(jié)構(gòu)。 4 動態(tài)RAM結(jié)構(gòu)。 5 RAM存儲容量的擴(kuò)展方法。 6 RAM存儲器與CPU的連接。 7 ROM結(jié)構(gòu)及及分類。 8 存儲器系統(tǒng)與CPU系統(tǒng)的連接實例。難點內(nèi)容難點內(nèi)容 存儲器系統(tǒng)與CPU系統(tǒng)的連接實例

3、。學(xué)時數(shù)學(xué)時數(shù) 4學(xué)時6.1 6.1 概述概述6.1.1 6.1.1 存儲器的分類存儲器的分類 按信息存儲方式，半導(dǎo)體存儲器可分為隨機存取存儲器RAM和只讀存儲器ROM。 隨機存取存儲器RAM存儲器中的信息可隨時讀出或?qū)懭?。寫入是高速的、無限次的。斷電后存儲器中的信息丟失。 只讀存儲器ROM在工作狀態(tài)下只能讀出不能寫入，或?qū)懭霑r的速度大大低于讀出的速度，或只能做有限次的寫入（有寫入壽命），在斷電后存儲器中的數(shù)據(jù)不會丟失。6.1.2 6.1.2 半導(dǎo)體存儲器的性能指標(biāo)半導(dǎo)體存儲器的性能指標(biāo) 1、存儲容量 計算機中的存儲容量一般以字節(jié)B（Byte）為基本單位，更大的單位有KB（1024B）、MB（

4、1024kB）、GB（1024MB）、TB （1024GB）。對于一個具體的使用情況的描述，常用N(存儲單元數(shù))M(位數(shù))來表示，如2564即表示256個存儲單元，每個存儲單元4位。 2、存取速度 內(nèi)存儲器的存取速度一般用最大存取時間或存取周期來描述。 3、功耗 半導(dǎo)體存儲器的功耗包括“維持功耗”和“操作功耗”。 “維持功耗”總是小于“操作功耗”。 4、可靠性 可靠性一般是指存儲器抗外界電磁場、溫度等因素變化干擾的能力。 5、價格6.2 6.2 隨機存取存儲器隨機存取存儲器RAMRAM 包括靜態(tài)RAM和動態(tài)RAM。6.2.1 6.2.1 半導(dǎo)體存儲器一般結(jié)構(gòu)及組成半導(dǎo)體存儲器一般結(jié)構(gòu)及組成 1

5、、存儲矩陣 基本電路能夠寄存二進(jìn)制信息的電路。 存儲體基本電路的集合體，常用的有N1、N4、N8。 2、地址譯碼器 將CPU送來的地址信號進(jìn)行譯碼產(chǎn)生選通信號，以選中地址指定的存儲體。譯碼的方式可分為單譯碼和雙譯碼。 （1）單譯碼方式 每個存儲體使用一根選通信號線，選通信號有效則存儲體被選中。選通信號線的數(shù)量與存儲體數(shù)量相同。 （2）雙譯碼方式 每個存儲體由2根選通信號控制（行、列選通），只有2個選通信號同時有效，存儲體才會被選中。選通信號線的數(shù)量大大低于存儲體數(shù)量。 3、存儲器控制電路 讀寫控制信號有以下幾種表示方法： （1）OD( Output Disable )： 輸出禁止引線端。高電平

6、有效。 （2）OE(Output Disable)： 輸出開放引線端。高電平有效。 （3） （Read/Write）：讀/寫控制引線端。高電平為讀，低電平為寫。 （4） ：寫開放引線端，低電平有效時，數(shù)據(jù)總線上的數(shù)據(jù)被寫入被尋址的單元。 4、三態(tài)雙向緩沖器 三態(tài)：高電平、低電平和高阻態(tài)。 三態(tài)雙向緩沖器的作用：使存儲體在被讀、寫時與外部總線連通，其他狀態(tài)下與外部總線隔離（高阻態(tài)）。W/RWE6.2.2 6.2.2 靜態(tài)靜態(tài)RAMRAM 1、NMOS靜態(tài)基本存儲電路 （1）NMOS靜態(tài)基本存儲電路 1）NMOS靜態(tài)基本存儲電路的組成。一個NMOS靜態(tài)基本存儲電路能存儲一位二進(jìn)制信息，電路結(jié)構(gòu)如圖

7、6-5所示。它由T1T6六個晶體管、字（或行）選線、D和 數(shù)據(jù)或位線組成。 T1T4構(gòu)成一個雙穩(wěn)態(tài)觸發(fā)器，T1、T3為負(fù)載管，T5、T6的柵極受地址譯碼信號（字選線或行選線）的控制。WE 2）NMOS靜態(tài)基本存儲電路的工作過程 靜止?fàn)顟B(tài)：有兩種穩(wěn)定狀態(tài)，T1導(dǎo)通T3截止為“1”， T3導(dǎo)通T1截止為“0”。 讀出操作：T5、T6導(dǎo)通，進(jìn)行非破壞性讀出。 寫入操作： T5、T6導(dǎo)通，強制使T1T4構(gòu)成的雙穩(wěn)態(tài)觸發(fā)器跟隨外部狀態(tài)。 （2）CMOS靜態(tài)基本存儲電路 1）CMOS靜態(tài)基本存儲電路的組成：CMOS靜態(tài)基本存儲電路如圖6-6所示。T3、T5為N溝增強型MOS管，它們交叉耦合，組成一個觸發(fā)器

8、。負(fù)載管T2、T4為P溝增強型MOS管， T1、T6是N溝增強型MOS管，作為控制門。 T2、 T3、 T4、 T5組成了一個雙穩(wěn)態(tài)觸發(fā)器電路。 2）CMOS靜態(tài)基本存儲電路工作過程：與NMOS類似。 2、靜態(tài)RAM的電路結(jié)構(gòu) 圖6-7是靜態(tài)RAM芯片的結(jié)構(gòu)示意圖，其容量為2561位，圖中每一個方框代表一個6管的基本存儲單元。當(dāng)A7A0輸入地址00010010時，經(jīng)過地址雙譯碼，在 、 或 、 的控制下，可實現(xiàn)對18號基本存儲單元讀出或?qū)懭?。?56個字節(jié)的SRAM，可將8片相同的芯片聯(lián)在一起，就構(gòu)成2568位的SRAM，訪問時，8片芯片中位置相同的基本存儲單元將被同時，即8位數(shù)據(jù)可同時進(jìn)行讀

9、寫，實現(xiàn)對字節(jié)的操作。OECECEWE 3、靜態(tài)RAM芯片舉例 6116是一種高速靜態(tài)CMOS隨機存儲器。容量為20488位。6.2.3 6.2.3 動態(tài)動態(tài)RAMRAM 1、動態(tài)基本存儲電路 (1) 動態(tài)基本存儲電路的組成 動態(tài)基本存儲電路是用MOS管的柵極和源極之間的寄生電容保存電荷的方式來存儲信息的，由于單管集成度高而被廣泛采用。 圖6-9所示為動態(tài)基本存儲電路的結(jié)構(gòu)。它由單個場效應(yīng)管Q1構(gòu)成，C1為它的極間電容（用來以有無電荷的方法保存信息）。Q1、Q2分別為行、列選通控制。 （2）動態(tài)基本存儲電路的操作過程 當(dāng)行、列選通后Q1、Q2導(dǎo)通，即可對存儲器進(jìn)行讀、寫。由于分布電容C2的存在

10、，會使C1上的電荷向C2上作部分轉(zhuǎn)移，導(dǎo)致C1上的電荷減少。即這種讀出是破壞性的，在讀出后需要對C1充電。 2、動態(tài)存儲器芯片舉例（略） 3、動態(tài)存儲器的刷新方式 由于電容總存在漏電，經(jīng)過一段時間后，電容上的電荷就會不足以表示其應(yīng)有的狀態(tài)。為了解決這個問題，每隔一段時間就必須為電容充電一次，這就是刷新。CPU利用刷新周期進(jìn)行刷新操作，刷新周期往往與讀/寫周期相等。根據(jù)刷新周期時間的不同，通常有三種刷新方式： （1）定時集中刷新方式。在信息保存的允許時間內(nèi)，集中一段時間對所有存儲器進(jìn)行刷新。刷新期間不能對存儲器進(jìn)行讀寫。 （2）非同步的刷新方式。系統(tǒng)定期刷新，與CPU操作無關(guān)。需要設(shè)置讀寫周期與

11、刷新周期的選擇電路，當(dāng)二者沖突時，會增加讀寫周期的時間。 （3）同步刷新方式。在指令每個指令周期中利用CPU不進(jìn)行讀寫操作的時間進(jìn)行刷新操作，避免了額外的刷新時間。 4、同步刷新方式實例（略） 隨機存取存儲器RAM的特點：存儲器中的信息可隨時讀出或?qū)懭?。寫入是高速的、無限次的。斷電后存儲器中的信息丟失。 靜態(tài)RAM與動態(tài)RAM的比較： 靜態(tài)RAM：集成度低（單位芯片上的存儲容量小），價格貴，功耗較高，使用方便，速度快。 動態(tài)RAM：集成度高（單位芯片上的存儲容量大），價格便宜，功耗低，因為需要刷新而使用不太方便，工作速度低于靜態(tài)RAM。6.2.4 RAM6.2.4 RAM存儲容量的擴(kuò)展方法存儲

12、容量的擴(kuò)展方法 1、位擴(kuò)展方式 當(dāng)存儲器的位數(shù)不夠時，可以用多片存儲器組合成一個位數(shù)更多的存儲器。 擴(kuò)展的方法：各存儲器的地址線、片選及讀/寫控制線均并聯(lián)，各存儲器的數(shù)據(jù)線獨立，獲得更多的數(shù)據(jù)位數(shù)。 擴(kuò)展后存儲體數(shù)量不變，存儲體的位數(shù)增加。 2、字?jǐn)U展方式 當(dāng)存儲器的存儲體數(shù)不夠時，可以用多片存儲器組合成一個存儲體數(shù)更多的存儲器。 擴(kuò)展的方法：各存儲器的數(shù)據(jù)線、地址線及讀/寫控制線均并聯(lián)，片選獨立用來區(qū)分各片地址，一般應(yīng)使各片地址相鄰，獲得更多的存儲體數(shù)。 擴(kuò)展后存儲體位數(shù)不變，存儲體的數(shù)量增加。 3、字位擴(kuò)展方式 既做位擴(kuò)展，也做字?jǐn)U展，即以上兩種擴(kuò)展方式的組合。 在圖6-13中，每2片21

13、14（1K4）為一組做位擴(kuò)展獲得1K8的存儲器，4組這樣的存儲器做字?jǐn)U展獲得4K8的存儲器。即用8片1K4的存儲器獲得一個4K8存儲器。6.2.5 RAM6.2.5 RAM存儲器與存儲器與CPUCPU的連接的連接 這里主要討論靜態(tài)RAM的情況。 1、數(shù)據(jù)總線的連接 對于內(nèi)部有三態(tài)緩沖器（目前的存儲器基本都有）的存儲器，可以直接連接到CPU的數(shù)據(jù)總線。若系統(tǒng)數(shù)據(jù)總線上的器件較多，可能在存儲器和CPU之間還有數(shù)據(jù)收發(fā)器（如圖2-9中的8286） 2、地址總線的連接 CPU的地址總線通常分為兩部分：一部分直接與存儲芯片的地址線連接（一般是從A0開始的、存儲器芯片上使用的那些）；另一部分經(jīng)譯碼器譯碼，

14、產(chǎn)生片選信號與存儲器的片選端相連接（一般是高地址部分）。 3、控制總線的連接 在最小系統(tǒng)中使用時，由 、 和 獲得存儲器所需要的 和 ，如圖6-14所示。在最大系統(tǒng)中，則由總線控制器8288產(chǎn)生存儲器所需要的讀寫信號。RDWRIO/MMEMRMEMW6.3 6.3 只讀存儲器只讀存儲器ROMROM 只讀存儲器的特點：在工作狀態(tài)下只能讀出不能寫入，或?qū)懭霑r的速度大大低于讀出的速度，或只能做有限次的寫入（有寫入壽命），在斷電后存儲器中的數(shù)據(jù)不會丟失。6.3.1 只讀存儲器的結(jié)構(gòu)6.3.2 6.3.2 只讀存儲器的分類只讀存儲器的分類 只讀存儲器ROM常分為下列三種： 1、掩模式ROM（Mask p

15、rogrammed ROM） 簡稱ROM，由生產(chǎn)廠家在工廠中將信息用光刻的方法固化在芯片中，在芯片工作過程中只能讀，不能寫。 2、現(xiàn)場編程ROM 簡稱PROM，采用熔絲結(jié)構(gòu)，可由用戶進(jìn)行一次性寫入，寫入是以燒斷熔絲的方法完成的，因為熔絲燒斷后不能再接通，所以寫入是一次性的。 3、可改寫的PROM（Erasble Programmable ROM） 簡稱EPROM，用戶可以自行寫入，也可以用紫外光照射的方法擦除。 另外還有電擦除的，簡稱EEPROM。6.3.3 PROM6.3.3 PROM基本存儲電路基本存儲電路 熔絲式PROM基本存儲電路如圖6-17所示，它由一個雙極型晶體管TXY和行線及列線

16、組成。TXY集電極接正電源VCC，基極接行線X，而發(fā)射極則串接一個熔絲后接列線Y。熔絲在通過大電流時將被熔斷。6.3.4 6.3.4 典型典型PROMPROM芯片簡介（略）芯片簡介（略）6.4 6.4 高速緩存存儲器高速緩存存儲器CacheCache 總線帶寬問題：在有了高速的CPU和高速的存儲器后，數(shù)據(jù)的傳送速度并不一定就很高，因為連接二者的數(shù)據(jù)總線的帶寬不能很高，所以就限制了CPU與存儲器之間的數(shù)據(jù)傳送速度。6.4.1 Cache6.4.1 Cache存儲器原理存儲器原理 1、原理 在主存儲器和CPU之間設(shè)置小容量的高速存儲器Cache，Cache一般使用高速靜態(tài)RAM，并且放在CPU內(nèi)，

17、CPU與Cache之間的信息交換速度是很快的。 系統(tǒng)工作時將主存儲器中某些當(dāng)前使用的部分保存在Cache中，對于這一部分，CPU就不再訪問主存儲器，而是訪問Cache，使用完畢后再將Cache中的數(shù)據(jù)存回到主存儲器中。這樣就緩解了數(shù)據(jù)總線帶寬不夠的矛盾，提高系統(tǒng)的工作速度。 其他略。6.5 6.5 存儲器系統(tǒng)與存儲器系統(tǒng)與CPUCPU系統(tǒng)連接實例系統(tǒng)連接實例6.5.1 EPROM6.5.1 EPROM、RAMRAM子系統(tǒng)與子系統(tǒng)與CPUCPU主系統(tǒng)的連接主系統(tǒng)的連接 一個8KB EPROM、4KB RAM的存儲器子系統(tǒng)與CPU主系統(tǒng)的連接如圖6-22所示。 圖中2716是2K8位ROM，211

18、4是1K4位靜態(tài)RAM，8205為4入8出譯碼器。 圖中的 后應(yīng)接一個反相器。 1 數(shù)據(jù)總線的連接。 2 存儲器使用的地址線的連接。 3 存儲器未使用的地址線的連接。 4 譯碼器與地址分配。IO/M6.5.2 8086CPU6.5.2 8086CPU的最小模式與靜態(tài)的最小模式與靜態(tài)RAMRAM的連接的連接 圖中2142是1K4位靜態(tài)RAM，上面兩片組成1K8位的低8位存儲體，下面兩片組成1K8位的高8位存儲體。 A0與 配合，可以實現(xiàn)表2-2中的操作。 在 高電平時有效。BHECSIO/M 偶地址選中上面的存儲體（與D0D7連接），奇地址選中下面的存儲體（與D8D15連接），奇地址總是比偶地址大一個數(shù)。所以，無法在一個周期中完成從奇地址開始讀/寫一個字，必須以分別從奇地址讀/寫低字節(jié)和從偶地址讀/寫高字節(jié)中方式完成。6.5.3 6.5.3 存儲器芯片同存儲器芯片同CPUC