八選一數(shù)據(jù)選擇器

1、 集成電路設(shè)計(jì)實(shí)踐報(bào)告 題目： 8選1數(shù)據(jù)選擇器 院系： 自動(dòng)化學(xué)院電子工程系 專業(yè)班級(jí)： 微電 學(xué)生學(xué)號(hào)： 學(xué)生姓名： 指導(dǎo)教師姓名： 職稱： 講師 起止時(shí)間： 2015-12-212016-1-9 成績： 1、 設(shè)計(jì)任務(wù) 1) 依據(jù)8選1數(shù)據(jù)選擇器的真值表，給出八選一MUX電路圖，完成由電路圖到晶體管級(jí)的轉(zhuǎn)化（需提出至少2種方案）；2) 繪制原理圖（Sedit）,完成電路特性模擬（Tspice，瞬態(tài)特性），給出電路最大延時(shí)時(shí)間；3) 遵循設(shè)計(jì)規(guī)則完成晶體管級(jí)電路圖的版圖，流程如下：版圖布局規(guī)劃基本單元繪制功能塊的繪制布線規(guī)劃-總體版圖）；4) 版圖檢查與驗(yàn)證（ DRC檢查）；5) 針對(duì)自己

2、畫的版圖，給出實(shí)現(xiàn)該電路的工藝流程圖。2、 電路設(shè)計(jì)方案的確定數(shù)據(jù)選擇器是指經(jīng)過選擇，把多個(gè)通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去，實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。它的作用相當(dāng)于多個(gè)輸入的單刀多擲開關(guān)，其示意圖如下所示數(shù)據(jù)選擇器除了可以實(shí)現(xiàn)一些組合邏輯功能以外，還可以做分時(shí)多路傳輸電路，函數(shù)發(fā)生器及數(shù)碼比較器等，常見的數(shù)據(jù)比較器有2選1，4選1，8選1，16選1電路。示意圖在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電路，叫做數(shù)據(jù)選擇器。數(shù)據(jù)選擇器(MUX)的邏輯功能是在地址選擇信號(hào)的控制下，從多路數(shù)據(jù)中選擇一路數(shù)據(jù)作為輸出信號(hào)。本次設(shè)計(jì)的是8選1數(shù)據(jù)選擇器。選擇控制端（

3、地址端）為K2，K1，K0，按二進(jìn)制譯碼，從8個(gè)輸入數(shù)據(jù)D0-D7中，選擇一個(gè)需要的數(shù)據(jù)送到輸出端Y。根據(jù)多路開關(guān)的開關(guān)狀態(tài)（地址碼）K2,K1,K0的狀態(tài)選擇D0-D7中某一個(gè)通道的數(shù)據(jù)輸送到輸出端Y。如：K2K1K0000，則選擇D0數(shù)據(jù)到輸出端，即YD0。如：K2K1K0001，則選擇D1數(shù)據(jù)到輸出端，即YD1，其余類推。8選1 MUX功能表如下：K2K1K0Y000D0001D1010D2011D3100D4101D5110D6111D7 電路圖設(shè)計(jì)如下: 1：此電路為組合邏輯門電路，電路為CMOS實(shí)現(xiàn)功能，電路規(guī)模較大，工作量大，版圖布局規(guī)模較大，相比之下，選擇傳輸門電路實(shí)現(xiàn)8選1數(shù)

4、據(jù)選擇器功能。2.上圖電路為傳輸門電路，設(shè)計(jì)簡單、版圖易于制作，且能較好的實(shí)現(xiàn)8選1數(shù)據(jù)選擇器電路要求，故而選擇該電路作為設(shè)計(jì)電路。3、 電路特性及其仿真 首先用S-Edit軟件畫出電路的模擬圖，然后檢查所畫電路是否存在錯(cuò)誤，并標(biāo)注各個(gè)管子的尺寸，檢查無誤后點(diǎn)擊T-Spice按鈕出現(xiàn)電路的網(wǎng)表圖，然后給檢測出的電路網(wǎng)表加上電源和輸入信號(hào)，檢查添加無誤后進(jìn)行電路模擬仿真，得到電路的模擬仿真圖像。電路圖：網(wǎng)表：仿真波形圖：仿真輸出結(jié)果：根據(jù)仿真得到的電路特性曲線與設(shè)計(jì)電路的要求對(duì)比可知，所模擬的電路符合設(shè)計(jì)的8選1MUX要求，且能實(shí)現(xiàn)8選1MUX的功能，故模擬的電路可以使用。4、 版圖的布局規(guī)劃及

5、基本單元設(shè)計(jì) 根據(jù)前面的所涉及的模擬電路可知，對(duì)于一個(gè)基本的8選1MUX，需要14個(gè)nmos結(jié)構(gòu)，5個(gè)cmos組成的反相器單元； nmos傳輸門單元，管子之間有漏極相連，也有的柵極相連，制作版圖時(shí)采用L-Edit軟件，并采用0.35um工藝，在制作版圖時(shí)需注意所有光刻孔的幾何尺寸都必須大于或等于最小距離。版圖如下：5、 給出實(shí)現(xiàn)該電路制造的工藝流程首先，n阱CMOS工藝流程：選擇襯底-n阱光刻-有源區(qū)光刻-多晶硅光刻-n+區(qū)光刻-p+區(qū)光刻-光刻接觸孔-金屬化內(nèi)連線-光刻鈍化孔，便得到了反相器；其次，將nmos與pmos合理布局；最后，將其用金屬按照電路要求連接起來，做鈍化和封裝處理；6、 總

6、結(jié)集成電路的設(shè)計(jì)流程主要有：電路圖的確定、電路圖模擬及仿真、電路板圖設(shè)計(jì)、版圖與原理圖對(duì)比、后仿真；電路模擬及仿真時(shí)，需要注意電路的連接是否符合原理圖要求，仿真時(shí)需要注意所加的信號(hào)是否能夠達(dá)到電路的實(shí)際要求，版圖設(shè)計(jì)時(shí)，需要注意版圖的布局，工藝要求及其間距的最小要求，而芯片尺寸盡可能小，版圖與原理圖對(duì)比和后仿真時(shí)要求電路圖和版圖中管子的尺寸基本一致，否則仿真結(jié)果無意義。本次設(shè)計(jì)中，共使用了24個(gè)晶體管，其中一部分用于反相器，一部分用于邏輯門，課設(shè)中，應(yīng)注意一些問題：1、 在S-edit中繪制原理圖：更改每個(gè)MOS管的屬性為NENH或PENH，以及管子的尺寸；2、 在T-Spice中進(jìn)行原理圖的仿真：在提取庫文件時(shí)確保 是正確的路徑，并添加“tt”，仿真前輸入正確的命令語句；3、 在L-Edit中繪制版圖，注意各種規(guī)則，確保正確的繪制版圖；4、 畫版圖和電路設(shè)計(jì)圖時(shí)應(yīng)嚴(yán)格按照要求電路來進(jìn)行設(shè)計(jì)，應(yīng)實(shí)現(xiàn)電路實(shí)際功能。 心得體會(huì)：在本次課設(shè)中，加深了對(duì)平時(shí)所學(xué)基礎(chǔ)知識(shí)的理解，鞏固平時(shí)所學(xué)的并進(jìn)行運(yùn)用，對(duì)于制作工藝流程有了更深的理解。七：設(shè)計(jì)成果匯總PMOS版圖如下： 版圖網(wǎng)表與電路圖網(wǎng)表