數(shù)字電子技術(shù)課件

數(shù)字電子技術(shù)課件ppt數(shù)字電子技術(shù)課件ppt第一章數(shù)制和碼制本章基本要求：1、掌握數(shù)字電路的特點(diǎn)；2、掌握數(shù)字量和模擬量的區(qū)別；3、掌握幾種常用的數(shù)制（二進(jìn)制、八進(jìn)制、十進(jìn)制、及十六進(jìn)制）及數(shù)制之間的轉(zhuǎn)換；3、掌握原碼、補(bǔ)碼及反碼的概念；5、掌握幾種常見(jiàn)的碼制。第一章數(shù)制和碼制本章基本要求：一、數(shù)字電路特點(diǎn)工作信號(hào)：離散信號(hào)。表示為二進(jìn)制的數(shù)字信號(hào)；元器件的工作狀態(tài)：二極管：導(dǎo)通或截止；三極管：飽和或截止；場(chǎng)效應(yīng)管：可變電阻區(qū)或夾斷區(qū)。代數(shù)基礎(chǔ)：邏輯代數(shù)（布爾代數(shù)）；數(shù)制：二進(jìn)制：0，1

但0或1不是具體的數(shù)值，而是表示一定范圍，或表示兩種不同的狀態(tài)。例如：用1表示高電平，用0表示低電平。?研究的主要問(wèn)題：邏輯問(wèn)題，即研究輸出與輸入之間的因果關(guān)系，即邏輯關(guān)系。1.1概述

一、數(shù)字電路特點(diǎn)工作信號(hào)：離散信號(hào)。表示為二進(jìn)制的數(shù)字信號(hào)；數(shù)字量：在時(shí)間上和數(shù)值上都離散的物理量。模擬量：在時(shí)間上和數(shù)值上都連續(xù)的物理量。數(shù)字信號(hào)：用于表示數(shù)字量的信號(hào)。模擬信號(hào)：用于表示模擬量的信號(hào)。數(shù)字電路：工作在數(shù)字信號(hào)下的電子電路。模擬電路：工作在模擬信號(hào)下的電子電路。二、數(shù)字量和模擬量數(shù)字量：在時(shí)間上和數(shù)值上都離散的物理量。二、數(shù)字量和模擬量1.2幾種常用的數(shù)制數(shù)制：

①每一位的構(gòu)成 ②從低位向高位的進(jìn)位規(guī)則常用的進(jìn)制：十進(jìn)制，二進(jìn)制，八進(jìn)制，十六進(jìn)制1.2幾種常用的數(shù)制數(shù)制：各種進(jìn)制進(jìn)位規(guī)則逢二進(jìn)一逢八進(jìn)一逢十進(jìn)一逢十六進(jìn)一各種進(jìn)制進(jìn)位規(guī)則逢二進(jìn)一逢八進(jìn)一逢十進(jìn)一逢十六進(jìn)一四種數(shù)制對(duì)應(yīng)表DBOHDBOH00000000110101113B10000111120110014C20001022130110115D30001133140111016E40010044150111117F500101551610000

20

1060011066171000121117001117718100102212801000

108191001123139010011192010100241410

0101012A21101012515四種數(shù)制對(duì)應(yīng)表DBOHDBO1.3不同數(shù)制之間的轉(zhuǎn)換(自學(xué)掌握，考試內(nèi)容)二－十進(jìn)制轉(zhuǎn)換：將二進(jìn)制數(shù)按權(quán)展開(kāi)后，按十進(jìn)制數(shù)相加。十－二進(jìn)制轉(zhuǎn)換：整數(shù)部分，用2除十進(jìn)制數(shù)，余數(shù)是二進(jìn)制數(shù)的第0位K0，然后依次用2除所得的商，余數(shù)依次是第1位K1

、第2位K2

、……；小數(shù)部分，乘以2，取整數(shù)，依次為K-1、K-2、……（27.125）10=（？）2（11011.001）21.3不同數(shù)制之間的轉(zhuǎn)換(自學(xué)掌握，考試內(nèi)容)二－十進(jìn)制轉(zhuǎn)二－十六進(jìn)制：(F)H(1111)B即十六進(jìn)制的一位對(duì)應(yīng)二進(jìn)制的四位。(10011100101101001000)B=從末位開(kāi)始四位一組(1001

1100

1011

0100

1000)B()H84BC9=(9CB48)H十六－二進(jìn)制原理同樣。小數(shù)部分，從高位開(kāi)始四位一組二－十六進(jìn)制：(F)H(1111)B即十六進(jìn)制的一位對(duì)應(yīng)二進(jìn)十六－十進(jìn)制：將十六進(jìn)制數(shù)按權(quán)展開(kāi)后，按十進(jìn)制數(shù)相加。十－十六進(jìn)制：與十－二進(jìn)制原理類似；也可以先將十進(jìn)制數(shù)先轉(zhuǎn)換為二進(jìn)制數(shù)，然后在轉(zhuǎn)換為十六進(jìn)制數(shù)。十六－十進(jìn)制：將十六進(jìn)制數(shù)按權(quán)展開(kāi)后，按十進(jìn)制數(shù)相加。十－十二－八進(jìn)制：(7)8(111)B即八進(jìn)制的一位對(duì)應(yīng)二進(jìn)制的三位。(011110.010111)2=從末位開(kāi)始三位一組(011

110.

010

111)2(726.3八－二進(jìn)制原理同樣。)8從高位開(kāi)始三位一組二－八進(jìn)制：(7)8(111)B即八進(jìn)制的一位對(duì)應(yīng)二進(jìn)制的三1.4二進(jìn)制運(yùn)算1.4.1二進(jìn)制算術(shù)運(yùn)算的特點(diǎn)

算術(shù)運(yùn)算：1、和十進(jìn)制算數(shù)運(yùn)算的規(guī)則相同

2、逢二進(jìn)一

特點(diǎn)：加、減、乘、除全部可以用移位和相加這兩種操作實(shí)現(xiàn)。簡(jiǎn)化了電路結(jié)構(gòu)。

所以數(shù)字電路中普遍采用二進(jìn)制算數(shù)運(yùn)算1.4.2反碼、補(bǔ)碼和補(bǔ)碼運(yùn)算

1、

二進(jìn)制數(shù)的正、負(fù)號(hào)的表示方法

最高位為符號(hào)位（0為正，1為負(fù)）

如+89=（01011001）-89=（11011001）（原碼）1.4二進(jìn)制運(yùn)算1.4.1二進(jìn)制算術(shù)運(yùn)算的特點(diǎn)2、

二進(jìn)制數(shù)補(bǔ)碼對(duì)于有效數(shù)字（不包括符號(hào)位）為n位的二進(jìn)制數(shù)N，其補(bǔ)碼為：（N）INV=N（當(dāng)N為正數(shù)）(2n-1)-N（當(dāng)N為負(fù)數(shù)）正數(shù)的補(bǔ)碼與原碼相同；負(fù)數(shù)的補(bǔ)碼等于2n-N；符號(hào)位保持不變。結(jié)論：3、

二進(jìn)制數(shù)反碼（N）COMP=N（當(dāng)N為正數(shù)）2n-N（當(dāng)N為負(fù)數(shù)）正數(shù)的反碼與原碼相同；負(fù)數(shù)的反碼等于原碼的各位取反；符號(hào)位保持不變。結(jié)論：思考：補(bǔ)碼與反碼關(guān)系？（N）COMP=（N）INV+1練習(xí)P11例1.4.12、二進(jìn)制數(shù)補(bǔ)碼對(duì)于有效數(shù)字（不包括符號(hào)位）為n位的二進(jìn)4、二進(jìn)制的減法運(yùn)算

在做減法運(yùn)算時(shí)，如果兩個(gè)數(shù)為原碼，則首先要比較兩數(shù)絕對(duì)值的大小，然后以絕對(duì)值大的作為被減數(shù)，絕對(duì)值小的作為減數(shù)，求出差值，最后再確定差的符號(hào)。（此過(guò)程較復(fù)雜）A-B=A+(B)COMP-2nA-B=A+(B)INV+1-2n思考：如何確定差的符號(hào)位？?jī)蓴?shù)的減法運(yùn)算可以轉(zhuǎn)換為加法運(yùn)算，A-B的差的值等于A+(B)INV+1，若該差的值產(chǎn)生進(jìn)位，則差的符號(hào)為正，否則為負(fù)。結(jié)論：練習(xí)P12例1.4.24、二進(jìn)制的減法運(yùn)算在做減法運(yùn)算時(shí)，如果兩個(gè)1.5幾種常用的編碼數(shù)字系統(tǒng)的信息數(shù)值文字符號(hào)二進(jìn)制代碼編碼為了表示字符為了分別表示N個(gè)字符，所需的二進(jìn)制數(shù)的最小位數(shù)：最常見(jiàn)的編碼有如下幾種4位二進(jìn)制編碼二-十進(jìn)制編碼（BCD碼）ASCⅡ碼（自學(xué)了解）1.5幾種常用的編碼數(shù)字系統(tǒng)的信息數(shù)值文字符號(hào)二1、四位二進(jìn)制編碼

8421碼（自然編碼）：

即0000～1111，在這種代碼中，從左到右每一位的1的權(quán)分別為

8、4、2、1，且每一位的權(quán)是固定不變的，所以它也屬于恒權(quán)代碼。編碼規(guī)律：按排列順序逐個(gè)加1順序DCBA順序DCBA012345670000000100100011010001010110011189101112131415100010011010101111001101111011111、四位二進(jìn)制編碼8421碼（自然編碼）：編碼規(guī)律：按②循環(huán)碼（格雷碼）代碼特點(diǎn)：邏輯相鄰，即兩個(gè)相臨的代碼之間只有一位發(fā)生變化順序DCBA順序DCBA01234567000000010011001001100111010101008910111213141511001101111111101010101110011000記憶特點(diǎn)：最低位：首末各1個(gè)0，然后2個(gè)1，2個(gè)0；次低位：首末各2個(gè)0，然后4個(gè)1，4個(gè)0，4個(gè)1；次高位：首末各4個(gè)0，中間8個(gè)1；最高位：8個(gè)0，8個(gè)1。②循環(huán)碼（格雷碼）代碼特點(diǎn)：邏輯相鄰，即兩個(gè)相臨的代碼之間2、BCD碼：用四位二進(jìn)制數(shù)中的任意十種組合來(lái)表示一位十進(jìn)制數(shù)，即二－十進(jìn)制代碼。8421BCD碼：即0000～1001，依次表示十進(jìn)制數(shù)的0～9。

余3碼：將8421碼的前三個(gè)和后三個(gè)代碼去掉，用其余的代碼0011～1100依次來(lái)表示0～9。

余3循環(huán)碼：將循環(huán)碼的前三個(gè)和后三個(gè)代碼去掉，用其余的代碼依次來(lái)表示0～9。其余BCD碼見(jiàn)課本P13頁(yè)。2、BCD碼：用四位二進(jìn)制數(shù)中的任意十種組合來(lái)表示一位十進(jìn)制1、數(shù)字電路的特點(diǎn)；2、各種進(jìn)制及進(jìn)制之間的相互轉(zhuǎn)換；3、原碼、補(bǔ)碼及反碼的概念；4、常用碼制（8421碼、循環(huán)碼；8421BCD碼、余三碼及余三循環(huán)碼等；）小結(jié):下次講：2.1~2.4，2.5.1，2.5.2課后練習(xí)：1.1~1.15

（自己通過(guò)練習(xí)掌握）1、數(shù)字電路的特點(diǎn)；小結(jié):下次講：課后練習(xí)：1.1~1.151、數(shù)字電路的特點(diǎn)；2、各種進(jìn)制及進(jìn)制之間的相互轉(zhuǎn)換；3、原碼、補(bǔ)碼及反碼的概念；4、常用碼制（8421碼、循環(huán)碼；8421BCD碼、余三碼及余三循環(huán)碼等；）5、邏輯代數(shù)中的基本邏輯運(yùn)算。復(fù)習(xí)1、數(shù)字電路的特點(diǎn)；復(fù)習(xí)2.1概述(邏輯的概念)2.2邏輯代數(shù)中的基本邏輯運(yùn)算2.3邏輯代數(shù)中的公式和定理（2.3，2.4)2.5邏輯函數(shù)及其表示方法2.6邏輯函數(shù)的化簡(jiǎn)方法邏輯函數(shù)的公式法及卡諾圖法化簡(jiǎn)方法2.7具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)第二章邏輯代數(shù)基礎(chǔ)本章重點(diǎn):基本概念及邏輯函數(shù)的化簡(jiǎn)2.1概述(邏輯的概念)第二章邏輯代數(shù)基礎(chǔ)本章重點(diǎn):2.1概述基本概念

邏輯：

事物的因果關(guān)系

邏輯運(yùn)算的數(shù)學(xué)基礎(chǔ)：邏輯代數(shù)

在二值邏輯中的變量取值：0或12.1概述基本概念2.2邏輯代數(shù)中的基本邏輯運(yùn)算1、“與”邏輯一、最基本邏輯運(yùn)算與邏輯：決定事件發(fā)生的各條件中，所有條件都具備，事件才會(huì)發(fā)生（成立）。

規(guī)定:

開(kāi)關(guān)合為邏輯“1”

開(kāi)關(guān)斷為邏輯“0”

燈亮為邏輯“1”

燈滅為邏輯“0”

真值表

真值表特點(diǎn):

有0則0,全1則1邏輯式：F=A?B2.2邏輯代數(shù)中的基本邏輯運(yùn)算1、“與”邏輯一、最基本邏2、“或”邏輯或邏輯：決定事件發(fā)生的各條件中，有一個(gè)或一個(gè)以上的條件具備，事件就會(huì)發(fā)生（成立）。真值表

邏輯式：

F=A+B

真值表特點(diǎn)：

有1則1,全0則0。2、“或”邏輯或邏輯：決定事件發(fā)生的各條件中，有一個(gè)或一個(gè)3、“非”邏輯非邏輯：決定事件發(fā)生的條件只有一個(gè)，條件不具備時(shí)事件發(fā)生（成立），條件具備時(shí)事件不發(fā)生。邏輯式：真值表3、“非”邏輯非邏輯：決定事件發(fā)生的條件只有一個(gè)，條件不具與、或、非的邏輯符號(hào)三種最基本的邏輯運(yùn)算：與、或、非與、或、非的邏輯符號(hào)三種最基本的邏輯運(yùn)算：與、或、非4、“與非”邏輯運(yùn)算

二、其它基本邏輯運(yùn)算4、“與非”邏輯運(yùn)算二、其它基本邏輯運(yùn)算5、“或非”邏輯運(yùn)算5、“或非”邏輯運(yùn)算6、“與或非”邏輯運(yùn)算6、“與或非”邏輯運(yùn)算7、“異或”運(yùn)算7、“異或”運(yùn)算8、同或運(yùn)算8、同或運(yùn)算1、數(shù)字電路的特點(diǎn)；2、各種進(jìn)制及進(jìn)制之間的相互轉(zhuǎn)換；3、原碼、補(bǔ)碼及反碼的概念；4、常用碼制（8421碼、循環(huán)碼；8421BCD碼、余三碼及余三循環(huán)碼等；）5、邏輯代數(shù)中的基本邏輯運(yùn)算。小結(jié):下次講：2.4，2.4，2.5.1，2.5.2課后練習(xí)：1.1~1.15

（自己通過(guò)練習(xí)掌握）1、數(shù)字電路的特點(diǎn)；小結(jié):下次講：課后練習(xí)：1.1~1.15數(shù)字電子技術(shù)所用教材：數(shù)字電子技術(shù)基礎(chǔ)（第五版），閻石主編參考教材：數(shù)字電子技術(shù)基礎(chǔ)（第四版），閻石主編電子技術(shù)基礎(chǔ)（數(shù)字部分）（第四版），康光華主編上課教師：張迎春所在教研室：信控學(xué)院電子信息工程教研室教研室地點(diǎn)：機(jī)電樓B308聯(lián)系電話子信箱：zyc_10@126.com數(shù)字電子技術(shù)所用教材：數(shù)字電子技術(shù)基礎(chǔ)（第五版），閻石主編1、常量之間的運(yùn)算2、常量和變量之間的運(yùn)算3、變量和變量之間的運(yùn)算互補(bǔ)律，變量與其反變量之間的關(guān)系一、公式2.3邏輯代數(shù)中的公式和定理（2.3，2.4)

1、常量之間的運(yùn)算2、常量和變量之間的運(yùn)算3、變量和變量之交換律結(jié)合律分配律同一律（重疊律）德?摩根定理還原律（17推論）14~18，吸收律交換律結(jié)合律分配律同一律（重疊律）德?摩根定理還原律（17推由兩乘積項(xiàng)組成的表達(dá)式中，如果一項(xiàng)含因子A，另一項(xiàng)含A的非，則這兩項(xiàng)其余因子各自取反，就得到這個(gè)函數(shù)的反函數(shù)。4、關(guān)于異或運(yùn)算的公式因果互換律：由兩乘積項(xiàng)組成的表達(dá)式中，如果一項(xiàng)含因子A，另一項(xiàng)含A的非，1、代入定理：

二、邏輯代數(shù)的基本定理在任何一個(gè)含有變量A的邏輯等式中，若以一函數(shù)式取代該等式中所有A的位置，該等式仍然成立。2、反演定理：注意：a）運(yùn)算的優(yōu)先順序。b）不是單個(gè)變量上的非號(hào)應(yīng)保留不變。在一個(gè)邏輯函數(shù)式Y(jié)中,若將其中所有的“+”變成“·”，“·”變成“+”，“0”變成“1”，“1”變成“0”，原變量變成反變量，反變量變成原變量，所得函數(shù)式即為原函數(shù)式的反函數(shù)，記作：例:試用反演定理求的反邏輯式。解：練習(xí)：P27例2.4.2，2.4.31、代入定理：二、邏輯代數(shù)的基本定理在任何一個(gè)含對(duì)偶定理：若兩個(gè)函數(shù)式相等，那么它們的對(duì)偶式也相等。

3、對(duì)偶定理：例：試求函數(shù)式的對(duì)偶式。解：例：證明：解：對(duì)偶式：在一個(gè)邏輯函數(shù)式Y(jié)中,若將其中所有的“+”變成“·”，“·”變成“+”，“0”變成“1”，“1”變成“0”，所得函數(shù)式即為原函數(shù)式的對(duì)偶式，記作：

對(duì)偶定理：若兩個(gè)函數(shù)式相等，那么它們的對(duì)偶式也相等。3、對(duì)2.5邏輯函數(shù)及其表示方法2.5.1邏輯函數(shù)的概念2.5.2邏輯函數(shù)的表示方法（邏輯真值表、函數(shù)表達(dá)式、邏輯電路圖、波形圖、卡諾圖）2.5.3邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式（最小項(xiàng)表達(dá)式、

最大項(xiàng)表達(dá)式）2.5.4邏輯函數(shù)形式的變換2.5.1邏輯函數(shù)的概念

對(duì)于一個(gè)邏輯事件，輸入量（即條件）與輸出量（即結(jié)果）之間也是一種函數(shù)關(guān)系，稱為邏輯函數(shù)關(guān)系，也可以寫(xiě)作：Y=F（A，B，C，…）。這種邏輯函數(shù)關(guān)系有五種表達(dá)方式：邏輯真值表、函數(shù)表達(dá)式、邏輯電路圖、波形圖、卡諾圖。2.5邏輯函數(shù)及其表示方法2.5.1邏輯函數(shù)的概念2.找出輸入、輸出變量，并用相應(yīng)的字母表示；

b)邏輯賦值。

c)畫(huà)出表格。

例舉重裁判電路，A為主裁判,B、C為副裁判，燈亮?xí)r判為試舉成功。

一、邏輯真值表：將輸入變量所有取值下對(duì)應(yīng)的輸出值求出來(lái)，列成表格，即為邏輯真值表。ABCY00000010010001101000101111011111

列寫(xiě)邏輯真指標(biāo)的步驟2.5.2邏輯函數(shù)的表示方法找出輸入、輸出變量，并用相應(yīng)的字母表示；例舉重裁二、邏輯函數(shù)式：將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、非等邏輯運(yùn)算符號(hào)連接起來(lái)的式子，又稱函數(shù)式或邏輯式。三、邏輯電路圖：是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、非等邏輯符號(hào)表示出來(lái)的圖形。二、邏輯函數(shù)式：將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系四、波形圖：將輸入變量所有取值可能與對(duì)應(yīng)輸出按時(shí)間順序排列起來(lái)畫(huà)成時(shí)間波形。四、波形圖：將輸入變量所有取值可能與對(duì)應(yīng)輸出按時(shí)間順序排列起五、邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換（1）真值表 函數(shù)式a)找出真值表中使函數(shù)值為1的輸入變量取值；b)每個(gè)輸入變量取值都對(duì)應(yīng)一個(gè)乘積項(xiàng)，變量取值為1，用原變量表示，變量取值為0，用反變量表示。c)將這些乘積項(xiàng)相加即可。（2）函數(shù)式 真值表首先在表格左側(cè)將各個(gè)不同輸入變量取值依次按遞增順序列出來(lái)，然后將每組輸入變量取值代入函數(shù)式，并將得到的函數(shù)值對(duì)應(yīng)地填在表格右側(cè)即可。練習(xí)P31~P32例2.5.1練習(xí)P31~P32例2.5.2五、邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換（1）真值表 函數(shù)式五、邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換

（3）函數(shù)式 邏輯圖

方法：從輸入到輸出分別用相應(yīng)的邏輯符號(hào)取代函數(shù)式中的邏輯符號(hào)即可。（4）邏輯圖函數(shù)式方法：從輸入到輸出分別用相應(yīng)的邏輯運(yùn)算符號(hào)取代邏輯圖中的邏輯符號(hào)即可。（5）波形圖真值表方法：從波形圖上找出每個(gè)時(shí)間段里輸入變量與輸出變量的取值，然后將這些輸入、輸出取值對(duì)應(yīng)列表，即得真值表。（6）真值表波形圖方法：將真值表中所有的輸入變量與對(duì)應(yīng)輸出變量取值依次排列畫(huà)成以時(shí)間為橫軸的波形，即得波形圖。練習(xí)P33~P34例2.5.3，2.5.4，2.5.5五、邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換（3）函數(shù)式

1、最小項(xiàng)的概念

最小項(xiàng)：設(shè)m為包含n個(gè)因子的乘積項(xiàng)，且這n個(gè)因子以原變量形式或者反變量形式在m中出現(xiàn)且只出現(xiàn)一次，稱m為n變量的一個(gè)最小項(xiàng)。n變量共有個(gè)最小項(xiàng)。

2、最小項(xiàng)的編號(hào)規(guī)則：使最小項(xiàng)m值為1的輸入變量取值所對(duì)應(yīng)的十進(jìn)制數(shù)即為該最小項(xiàng)的編號(hào)，記作。

一、最小項(xiàng)表達(dá)式——最小項(xiàng)之和2.5.3邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式1、最小項(xiàng)的概念2、最小項(xiàng)的編號(hào)規(guī)則：使最小項(xiàng)m值為1的例：三變量最小項(xiàng)的編號(hào)最小項(xiàng)取值對(duì)應(yīng)編號(hào)ABC十進(jìn)制數(shù)0000m00011m10102m20113m31004m41015m51106m61117m7練習(xí)：

畫(huà)四變量最小項(xiàng)編號(hào)表例：三變量最小項(xiàng)的編號(hào)最小項(xiàng)取值對(duì)應(yīng)編號(hào)ABC十進(jìn)制數(shù)03、最小項(xiàng)的性質(zhì)：a)對(duì)應(yīng)任意一組輸入變量取值，有且只有一個(gè)最小項(xiàng)值為1；b)任意兩個(gè)最小項(xiàng)之積為0；c)全體最小項(xiàng)之和為1；d)具有邏輯相鄰性的兩個(gè)最小項(xiàng)相加，可合并為一項(xiàng)，并消去一對(duì)因子。4、邏輯函數(shù)的最小項(xiàng)表達(dá)式：①由真值表獲得：將使函數(shù)值為1

的最小項(xiàng)進(jìn)行邏輯加；3、最小項(xiàng)的性質(zhì)：4、邏輯函數(shù)的最小項(xiàng)表達(dá)式：例：將函數(shù)式化成最小項(xiàng)和的形式。解：②由一般函數(shù)式獲得：該函數(shù)式中的每個(gè)乘積項(xiàng)缺哪個(gè)因子，就乘以該因子加上其反變量，展開(kāi)即可。二、最大項(xiàng)表達(dá)式——最大項(xiàng)之積（自學(xué)了解）例：將函數(shù)式化成最小項(xiàng)和的形式。②由一般函數(shù)式獲得：二、最2.5.4邏輯函數(shù)形式的變換（為獲得不同的實(shí)現(xiàn)電路）邏輯函數(shù)與或式與非-與非式與或非式或非-或非式2.5.4邏輯函數(shù)形式的變換邏輯函數(shù)與或式與非-與非式與或1、邏輯代數(shù)的各種公式、定理；2、邏輯函數(shù)的各種表示方法及相互轉(zhuǎn)換。3、最小項(xiàng)的概念、編號(hào)、性質(zhì)及最小項(xiàng)表達(dá)式；4、邏輯函數(shù)形式的變換。作業(yè)：

2.1（6）2.2（2）2.3（b）2.6（a）2.7（a）2.8，2.10（1，6），2.12（1）小結(jié):下次講：2.6，2.71、邏輯代數(shù)的各種公式、定理；作業(yè)：2.1（6）2.2（1、邏輯代數(shù)的各種公式、定理；2、邏輯函數(shù)的各種表示方法及相互轉(zhuǎn)換。3、最小項(xiàng)的概念、編號(hào)、性質(zhì)及最小項(xiàng)表達(dá)式；4、邏輯函數(shù)形式的變換。復(fù)習(xí)1、邏輯代數(shù)的各種公式、定理；復(fù)習(xí)

邏輯函數(shù)的公式化簡(jiǎn)法：是指熟練運(yùn)用所學(xué)基本公式和常用公式，將一個(gè)函數(shù)式化成最簡(jiǎn)形式。2.6邏輯函數(shù)的化簡(jiǎn)方法一、最簡(jiǎn)與或式形式的標(biāo)準(zhǔn)：該與或式中包含的乘積項(xiàng)的個(gè)數(shù)最少，且每個(gè)乘積項(xiàng)所包含的因子數(shù)也最少。二、常用公式化簡(jiǎn)法：并項(xiàng)法、吸收法、消因子法、消項(xiàng)法、配項(xiàng)法等。

2.6.1邏輯函數(shù)公式化簡(jiǎn)法邏輯函數(shù)的公式化簡(jiǎn)法：是指熟練運(yùn)用所學(xué)基本公式和常用1、并項(xiàng)法：利用

1、并項(xiàng)法：利用2、吸收法：利用

3、消因子法：利用

2、吸收法：利用3、消因子法：利用4、消項(xiàng)法：

利用

5、配項(xiàng)法：

利用

4、消項(xiàng)法：利用用公式法化簡(jiǎn)邏輯函數(shù)，需要充分熟悉各個(gè)公式、定理，而且多種方法要結(jié)合應(yīng)用。結(jié)論用公式法化簡(jiǎn)邏輯函數(shù)，需要充分熟悉各個(gè)公式、定理，而且多種方一、卡諾圖定義：將n變量的全部最小項(xiàng)各用一個(gè)小方塊表示，并使具有邏輯相鄰性的最小項(xiàng)在幾何位置上也相鄰地排列起來(lái)，所得圖形稱為n變量的卡諾圖。三變量卡諾圖

2.6.2邏輯函數(shù)的卡諾圖化簡(jiǎn)法二變量卡諾圖

一、卡諾圖定義：將n變量的全部最小項(xiàng)各用一個(gè)小方塊表示，并使五變量卡諾圖四變量卡諾圖

五變量卡諾圖四變量卡諾圖①將函數(shù)式化成最小項(xiàng)和的形式；②將函數(shù)式中包含的最小項(xiàng)在卡諾圖相應(yīng)位置處填1，其余位置處填0。

例：試畫(huà)出邏輯函數(shù)的卡諾圖。解：二、用卡諾圖表示邏輯函數(shù)①將函數(shù)式化成最小項(xiàng)和的形式；例：試畫(huà)出邏輯函數(shù)

根據(jù)卡諾圖寫(xiě)函數(shù)式的方法：將卡諾圖中所有填1的小方塊所表示的最小項(xiàng)相加即可得到相應(yīng)的函數(shù)式。例：卡諾圖如圖所示，要求寫(xiě)出其函數(shù)式。根據(jù)卡諾圖寫(xiě)函數(shù)式的方法：將卡諾圖中所有填1的小方塊1、合并最小項(xiàng)規(guī)則

a)具有邏輯相鄰性的2個(gè)最小項(xiàng)相加，可合并為1項(xiàng)，消去1對(duì)不同因子。

b)具有邏輯相鄰性的4個(gè)最小項(xiàng)相加，且組成矩形組，可合并為1項(xiàng)，消去2對(duì)不同因子。

c)具有邏輯相鄰性的8個(gè)最小項(xiàng)相加，且組成矩形組，可合并為1項(xiàng)，消去3對(duì)不同因子。

d)具有邏輯相鄰性的個(gè)2n最小項(xiàng)相加，且組成矩形組，可合并為一項(xiàng)，消去n對(duì)不同因子。三、用卡諾圖化簡(jiǎn)邏輯函數(shù)1、合并最小項(xiàng)規(guī)則三、用卡諾圖化簡(jiǎn)邏輯函數(shù)2、化簡(jiǎn)步驟：（1）將函數(shù)化為最小項(xiàng)之和的形式；（2）畫(huà)出表示該邏輯函數(shù)的卡諾圖；（3）找出可以合并的最小項(xiàng)（根據(jù)合并最小項(xiàng)的原則）；（4）選取可以合并的最小項(xiàng)畫(huà)圈并化簡(jiǎn)，寫(xiě)出最簡(jiǎn)與或式。能大則大，能少則少，重復(fù)有新，一塊不漏畫(huà)圈口訣：能大則大——每一圈包含的最小項(xiàng)個(gè)數(shù)越多越好；能少則少——畫(huà)的圈的個(gè)數(shù)越少越好；重復(fù)有新——每一圈中至少有一個(gè)新的最小項(xiàng)；一塊不漏——一個(gè)最小項(xiàng)也不能漏掉。2、化簡(jiǎn)步驟：能大則大，能少則少，重復(fù)有新，一塊不漏畫(huà)圈口卡諾圖化簡(jiǎn)邏輯函數(shù)實(shí)例ABC00100111101111例1.用卡諾圖表示并化簡(jiǎn)。解：(a)將取值為“1”的相鄰小方格圈成圈;步驟

1.畫(huà)卡諾圖2.合并最小項(xiàng)（畫(huà)圈）3.寫(xiě)出最簡(jiǎn)“與或”邏輯式(b)所圈取值為“1”的相鄰小方格的個(gè)數(shù)應(yīng)為2n，(n=0,1,2…)卡諾圖化簡(jiǎn)邏輯函數(shù)實(shí)例ABC00100111101111例1卡諾圖化簡(jiǎn)邏輯函數(shù)實(shí)例ABC00100111101111解：三個(gè)圈最小項(xiàng)分別為：合并最小項(xiàng)寫(xiě)出簡(jiǎn)化邏輯式最小項(xiàng)合并方法：保留一個(gè)圈內(nèi)最小項(xiàng)的相同變量，而消去相反變量?？ㄖZ圖化簡(jiǎn)邏輯函數(shù)實(shí)例ABC00100111101111解：00ABC100111101111解：寫(xiě)出簡(jiǎn)化邏輯式多余AB00011110CD000111101111相鄰例2.

應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)(1)(2)00ABC100111101111解：寫(xiě)出簡(jiǎn)化邏輯式多余AB解：寫(xiě)出簡(jiǎn)化邏輯式AB00011110CD000111101例3.

應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)111111111注意：1.圈的個(gè)數(shù)應(yīng)最少2.每個(gè)“圈”要最大3.每個(gè)“圈”至少要包含一個(gè)未被圈過(guò)的最小項(xiàng)。思考：如何直接根據(jù)普通函數(shù)式填寫(xiě)卡諾圖？解：寫(xiě)出簡(jiǎn)化邏輯式AB00011110CD000111101練習(xí)：用卡諾圖法化簡(jiǎn)函數(shù)

練習(xí)：P46，例題2.6.10，2.6.11注意：也可以先通過(guò)合并卡諾圖中的0求出Y′,再將Y′求反得到Y(jié)。1011010010110100ABCD11111111練習(xí)：用卡諾圖法化簡(jiǎn)函數(shù)約束項(xiàng)任意項(xiàng)無(wú)關(guān)項(xiàng)：約束項(xiàng)和任意項(xiàng)可以寫(xiě)入函數(shù)式，也可不包含在函數(shù)式中，因此統(tǒng)稱為無(wú)關(guān)項(xiàng)。在有些邏輯函數(shù)中，有的輸入變量取值組合是不允許出現(xiàn)的，這些變量組合對(duì)應(yīng)的最小項(xiàng)稱為約束項(xiàng)；這些最小項(xiàng)應(yīng)恒等于0。在輸入變量某些取值下，函數(shù)值為1或?yàn)?不影響邏輯電路的功能，在這些取值下為1的最小項(xiàng)稱為任意項(xiàng)。2.7具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)一、基本概念：思考：約束項(xiàng)和任意項(xiàng)有什么區(qū)別？見(jiàn)P51~52約束項(xiàng)在有些邏輯函數(shù)中，有的輸入變量取值組合是不允許出現(xiàn)的，約束項(xiàng)不允許出現(xiàn)，所以約束項(xiàng)的值始終為0；任意項(xiàng)是否出現(xiàn)不影響電路功能，所以有可能出現(xiàn)使任意項(xiàng)為1的輸入變量取值。二、無(wú)關(guān)項(xiàng)的表示方法真值表中，用“×”或“Φ”表示；表達(dá)式中，可令無(wú)關(guān)項(xiàng)=0；（或全體無(wú)關(guān)項(xiàng)之和=0）卡諾圖中，對(duì)應(yīng)方格內(nèi)填“×”或“Φ”。含有無(wú)關(guān)項(xiàng)的邏輯函數(shù)還可以表示成如下形式：結(jié)論約束項(xiàng)不允許出現(xiàn)，所以約束項(xiàng)的值始終為0；任意項(xiàng)是否出現(xiàn)不影2.7.2無(wú)關(guān)項(xiàng)在化簡(jiǎn)邏輯函數(shù)中的應(yīng)用合理地利用無(wú)關(guān)項(xiàng)，可得更簡(jiǎn)單的化簡(jiǎn)結(jié)果。加入（或去掉）無(wú)關(guān)項(xiàng)，可使化簡(jiǎn)后的項(xiàng)數(shù)最少，每項(xiàng)所含因子最少；從卡諾圖上直觀地看，加入無(wú)關(guān)項(xiàng)的目的是使圈最大，圈的數(shù)量最少。一、公式法：可在函數(shù)式中加上或去掉無(wú)關(guān)項(xiàng)再化簡(jiǎn)；二、卡諾圖法：有利于化簡(jiǎn)的×，當(dāng)作1處理；不利于化簡(jiǎn)的×，當(dāng)作0處理。2.7.2無(wú)關(guān)項(xiàng)在化簡(jiǎn)邏輯函數(shù)中的應(yīng)用合理地利用無(wú)關(guān)項(xiàng)，可1011010010110100ABCD例2.7.1：化簡(jiǎn)具有約束的邏輯函數(shù)：給定約束條件為：111×××××××1011010010110100ABCD例2.7.1：化簡(jiǎn)例2：試用卡諾圖法化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)：

解：練習(xí)：課本P54例2.7.21011010010110100ABCD11111111××××例2：試用卡諾圖法化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)：練習(xí)：課本P51、邏輯函數(shù)的公式法化簡(jiǎn)方法；2、邏輯函數(shù)的卡諾圖化簡(jiǎn)方法；3、含有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)方法。作業(yè)：2.15（4）（9）（10）2.16（b）2.17（4）2.18（5）2.20（c）

2.22（3）2.23（4）小結(jié):下次講：1、邏輯函數(shù)的公式法化簡(jiǎn)方法；作業(yè)：2.15（4）（9）第三章門(mén)電路（四次課）本章學(xué)習(xí)思路：了解內(nèi)部結(jié)構(gòu)特點(diǎn)，掌握功能及外部特性，熟悉各種參數(shù)，掌握連接規(guī)律并能定性判斷電路功能。3.1

概述（注意概念）3.2半導(dǎo)體二極管門(mén)電路3.3CMOS門(mén)電路

CMOS反相器的電路結(jié)構(gòu)和工作原理；靜態(tài)輸入特性和輸出特性；其他類型的CMOS門(mén)電路及正確使用3.5TTL門(mén)電路

TTL反相器的電路結(jié)構(gòu)、工作原理；靜態(tài)輸入特性、輸出特性和輸入端負(fù)載特性；其他類型的TTL門(mén)電路第三章門(mén)電路（四次課）本章學(xué)習(xí)思路：了解內(nèi)部結(jié)構(gòu)特掌握門(mén)電路概念、類型及邏輯體制的概念3.1概述一、門(mén)電路：用以實(shí)現(xiàn)邏輯關(guān)系的單元電路，與基本邏輯關(guān)系相對(duì)應(yīng)。常見(jiàn)門(mén)電路：與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、異或門(mén)等。三、正負(fù)邏輯體制概念：

在電子電路中，用高低電平表示0和1兩種邏輯狀態(tài)。正邏輯：高電平對(duì)應(yīng)“1”；低電平對(duì)應(yīng)“0”。負(fù)邏輯：高電平對(duì)應(yīng)“0”；低電平對(duì)應(yīng)“1”。二、類型：分立元件門(mén)電路：二極管門(mén)電路雙極型、單極型及混合型集成門(mén)電路：注意：在數(shù)字電路中，電壓值具體為多少不重要，只要能判斷高低電平即可。掌握門(mén)電路概念、類型及邏輯體制的概念3.1概述一、門(mén)電路ABY000110111110正與非門(mén)的真值表ABY111001000001負(fù)或非門(mén)的真值表正與非門(mén)與負(fù)或非門(mén)相對(duì)應(yīng)一般采用正邏輯體制若采用不同的邏輯體制，則邏輯功能不同結(jié)論：ABY001正與非門(mén)的真值表ABY110一、半導(dǎo)體二極管的開(kāi)關(guān)特性一個(gè)二極管，具有單向?qū)щ娦?。外加正向電壓時(shí)導(dǎo)通，相當(dāng)于開(kāi)關(guān)閉合；外加反向電壓時(shí)截止，相當(dāng)于開(kāi)關(guān)斷開(kāi)。正向?qū)▔航担汗韫?.7V，鍺管0.3V。3.2半導(dǎo)體二極管門(mén)電路高電平：VIH=VCC低電平：VIL=0vI=VIH

D截止，vO=VOH=VCCvI=VIL

D導(dǎo)通，vO=VOL=0.7V一、半導(dǎo)體二極管的開(kāi)關(guān)特性一個(gè)二極管，具有單向?qū)щ娦浴?.2設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為0二、 二極管門(mén)電路1、二極管與門(mén)設(shè)VCC=5VABY0V0V0.7V0V3V0.7V3V設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111規(guī)定2.3V以上為10V以下為02、二極管或門(mén)F=A+B二極管門(mén)電路缺點(diǎn)：存在電平偏移；帶負(fù)載能力差。適用場(chǎng)合：IC電路的內(nèi)部邏輯單元設(shè)VCC=5VABY0V0V0V0V3V2.3V3V0V3.3CMOS門(mén)電路

3.3.1MOS管開(kāi)關(guān)電路知識(shí)回顧

3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理

一、電路結(jié)構(gòu)及工作原理二、電壓、電流傳輸特性曲線三、噪聲容限

3.3.3CMOS反相器的靜態(tài)輸入特性和輸出特性

一、輸入端保護(hù)措施和輸入特性二、輸出特性3.3.5其它類型的CMOS門(mén)電路3.3.6CMOS門(mén)電路的特點(diǎn)及正確使用3.3CMOS門(mén)電路

3.3.1MOS管開(kāi)1、NMOS反相器及開(kāi)關(guān)特性（1）vI<VGS(th)NMOS工作在截止(夾斷)區(qū)∴VO=VOH＝VDD3.3.1MOS管開(kāi)關(guān)電路知識(shí)回顧開(kāi)啟電壓VGS(th)N，VGS(th)N>0（3）vI>VGS(th)N且VDS較小時(shí)，工作在可變電阻區(qū)。若RD>>RON，則VOL≈0（2）vI>VGS(th)N且VDS較大時(shí)MOS工作在恒流區(qū)，此時(shí)，iD與VDS無(wú)關(guān)VGS越大，RON越小1、NMOS反相器及開(kāi)關(guān)特性（1）vI<VGS(th)NM2、PMOS管開(kāi)關(guān)特性開(kāi)啟電壓VGS(th)P<0當(dāng)GS間加負(fù)電壓且|VGS|>|VGS(th)P|時(shí)，MOS管導(dǎo)通。（1）|VGS|

<|VGS(th)P|

MOS工作在截止區(qū)（2）當(dāng)|VGS|

>|VGS(th)P|且|VDS|較大時(shí)，工作在恒流區(qū)（3）當(dāng)|VGS|

>|VGS(th)P|且|VDS|較小時(shí)，工作在可變電阻區(qū)2、PMOS管開(kāi)關(guān)特性開(kāi)啟電壓VGS(th)P<0（1）|3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理

一、電路結(jié)構(gòu)及工作原理（Complementary-SymmetryMOS）

PMOS管NMOS管工作原理：vi=0時(shí)：VGS1=–VDD

，VGS2=0,T1導(dǎo)通、T2截止，vO=VDD

vi=VDD時(shí)：VGS2=VDD,VGS1=0T2導(dǎo)通、T1截止，vO=0令VDD>|VGS(th)P|+VGS(th)N3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理一、電路二、電壓、電流傳輸特性曲線

1、電壓傳輸特性曲線

AB段：vi<VTNT1導(dǎo)通，T2截止

vO＝VOH＝VDDCD段：vi>VDD－∣VTP∣T1截止，T2導(dǎo)通

vO＝VOL＝0VDD>VTN+∣VTP∣且VTN=∣VTP∣VTN即VGS（th）NVTP即VGS（th）P二、電壓、電流傳輸特性曲線1、電壓傳輸特性曲線AB段：v二、電壓、電流傳輸特性曲線

1、電壓傳輸特性曲線

VDD>VTN+∣VTP∣且VTN=∣VTP∣BC段：VTN<vi<VDD－∣VTP∣T1、T2同時(shí)導(dǎo)通

∴CMOS反相器的閾值電壓B'在BB'段,RON2>RON1設(shè)T1導(dǎo)通內(nèi)阻為RON1

，T2導(dǎo)通內(nèi)阻RON2

：在B'C段,RON1>RON2

當(dāng)時(shí)，RON2=RON1二、電壓、電流傳輸特性曲線1、電壓傳輸特性曲線VDD>2、電流傳輸特性曲線

AB段：T1導(dǎo)通，T2截止，iD≈0;CD段：T2導(dǎo)通，T1截止，iD≈0;BC段：T1、T2均導(dǎo)通，iD≠0且在vI=?VDD時(shí)，iD最大。注意：使用CMOS器件時(shí),不應(yīng)使之長(zhǎng)期工作在電流傳輸特性的BC段，以防止器件因功耗過(guò)大而損壞。2、電流傳輸特性曲線AB段：T1導(dǎo)通，T2截止，iD≈0;三、輸入噪聲容限輸入端噪聲容限：在保證輸出高低電平基本不變（或者說(shuō)變化的大小不超過(guò)允許限度）的條件下，輸入電平允許的波動(dòng)范圍。輸入端為高（低）電平時(shí)的噪聲容限VNH（VNL

）：在保證輸出為低（高）電平的條件下，輸入電平允許的向下（上）的波動(dòng)范圍。思考：對(duì)單級(jí)門(mén)，如何求輸入端噪聲容限？三、輸入噪聲容限輸入端噪聲容限：在保證輸出高低電平基本不變（VNH=VIH－VIH(min)=

VNL=VIL(max)－VOL=理想情況下，以閾值電壓為分界線，則：設(shè)VIL=0，VIH=VDD；VOH=VDD，VOL＝0；則對(duì)門(mén)本身而言，當(dāng)前級(jí)門(mén)帶動(dòng)同類型的后級(jí)門(mén)時(shí)，有：VNH=VOH－VIH(min)=

VNL=VIL(max)－VIL=⒈CMOS門(mén)電路噪聲容限較大；⒉提高VDD，即可提高噪聲容限。結(jié)論VNH=VIH－VIH(min)=VNL=VIL(max)1、邏輯門(mén)及邏輯體制的概念；

2、二極管開(kāi)關(guān)特性及二極管與門(mén)、或門(mén)電路；3、CMOS反相器的電路結(jié)構(gòu)及工作原理；4、CMOS反相器的電壓及電流傳輸特性曲線；5、CMOS反相器的閾值電壓及噪聲容限的概念。小結(jié)下次講：.53.5.1作業(yè)：3.11、邏輯門(mén)及邏輯體制的概念；小結(jié)下次講：作業(yè)：3.2、CMOS反相器的電路結(jié)構(gòu)及工作原理；1、邏輯體制的概念；4、CMOS反相器的電壓及電流傳輸特性曲線；

5、CMOS反相器的閾值電壓及噪聲容限的概念。復(fù)習(xí)2、CMOS反相器的電路結(jié)構(gòu)及工作原理；1、邏輯體制的3.3.3CMOS反相器的靜態(tài)輸入特性和輸出特性

一、輸入端保護(hù)措施和輸入特性1、輸入端保護(hù)電路

二極管壓降為VDF=0.7V2、輸入特性

當(dāng)0<vI<VDD時(shí)，保護(hù)電路不起作用；當(dāng)vI>VDD+VDF時(shí)，D1導(dǎo)通；當(dāng)vI<–VDF時(shí)，D2導(dǎo)通；iI3.3.3CMOS反相器的靜態(tài)輸入特性和輸出特性一、輸二、輸出特性

1、低電平輸出（1）∵VOL＝IOLRON∴隨著IOL↑→VOL↑（2）在同一IOL下，

VDD↑→RON↓→VOL↓低電平輸出特性為：IOL二、輸出特性1、低電平輸出（1）∵VOL＝IOLRON（2、高電平輸出（2）在同一IOH下，

VDD↑→RON↓→VOH↑（1）∵VOH＝VDD－∣IOH∣RON∴隨著∣IOH∣↑→VOH略有降低

高電平輸出特性為：IOH2、高電平輸出（2）在同一IOH下，（1）∵VOH＝VDD3.3.5其它類型的CMOS門(mén)電路

一、CMOS與非門(mén)和或非門(mén)二、帶緩沖級(jí)的CMOS與非門(mén)和或非門(mén)三、CMOSOD門(mén)四、CMOS傳輸門(mén)五、CMOS三態(tài)門(mén)

重點(diǎn)：（1）CMOS門(mén)電路的連接規(guī)律；（2）根據(jù)電路結(jié)構(gòu)分析電路功能。3.3.5其它類型的CMOS門(mén)電路一、CMOS與非門(mén)和或一、CMOS與非門(mén)和或非門(mén)00

101

110

111

0ABT1T2T3T4Y與非門(mén)工作原理:一、CMOS與非門(mén)和或非門(mén)00ABT1T2T3T4Y工作原理:00

×

×101××

0

10

××

0

11×

×

0

或非門(mén)T1T3T2ABT1T2T3T4Y工此類門(mén)電路的缺點(diǎn)：P92（1）輸出電阻RO受輸入狀態(tài)影響；（2）輸出的高低電平受輸入端數(shù)目的影響。連接規(guī)律與非門(mén)T1T3T2或非門(mén)與非門(mén)：NMOS串，PMOS并；或非門(mén)：NMOS并，PMOS串。

此類門(mén)電路的缺點(diǎn)：P92連接規(guī)律與非門(mén)T1T3T2或非門(mén)與非二、帶緩沖級(jí)的CMOS與非門(mén)和或非門(mén)（1）帶緩沖級(jí)的CMOS與非門(mén)

或非門(mén)+緩沖器=與非門(mén)

（2）帶緩沖級(jí)的CMOS或非門(mén)（P93）

與非門(mén)+緩沖器=或非門(mén)

二、帶緩沖級(jí)的CMOS與非門(mén)和或非門(mén)（1）帶緩沖級(jí)的CMOS三、OD門(mén)

電路圖

電路符號(hào)1、引出OD門(mén)的目的：（1）實(shí)現(xiàn)電平的轉(zhuǎn)換（2）實(shí)現(xiàn)線與。三、OD門(mén)電路圖電路符號(hào)1、引出OD門(mén)的目的：（1）實(shí)現(xiàn)2、OD門(mén)的線與接法注意（1）外接電源可以和門(mén)電路電源VDD不同；（2）外接電阻RL的阻值要合適，以保證門(mén)正常工作。外接電阻RL的阻值的計(jì)算方法見(jiàn)課本P94~96，自學(xué)掌握。2、OD門(mén)的線與接法注意（1）外接電源可以和門(mén)電路電源VDD四、CMOS傳輸門(mén)工作原理:0<vI<VDD－VGS(th)N時(shí)，T1導(dǎo)通；

（2）當(dāng)C=1，C'=0時(shí)T1、T2均截止輸入和輸出之間呈高阻態(tài)傳輸門(mén)截止

（1）當(dāng)C=0，C'=1時(shí)∣VGS(th)P∣<VI<VDD時(shí)，T2導(dǎo)通。故0<vI<VDD時(shí)，T1、T2至少有一個(gè)導(dǎo)通。傳輸門(mén)導(dǎo)通

用途：P98~99頁(yè)。C'、C－控制信號(hào)電路圖為C'電路符號(hào)C'四、CMOS傳輸門(mén)工作原理:0<vI<VDD－VGS(t四、三態(tài)輸出門(mén)（應(yīng)用時(shí)，總是接在集成電路的輸出端，又稱為輸出緩沖器）四、三態(tài)輸出門(mén)（應(yīng)用時(shí)，總是接在集成電路的輸出端，又稱為輸出三態(tài)門(mén)的用途1、接成總線結(jié)構(gòu)2、實(shí)現(xiàn)雙向傳輸三態(tài)門(mén)的用途1、接成總線結(jié)構(gòu)2、實(shí)現(xiàn)雙向傳輸3、CMOSOD門(mén)：結(jié)構(gòu)特點(diǎn)。1、CMOS反相器：結(jié)構(gòu)特點(diǎn)及工作原理、電壓電流傳輸特性曲線、輸入端保護(hù)措施、輸出特性曲線；主要參數(shù)。2、CMOS與非門(mén)、或非門(mén)：連接規(guī)律及邏輯功能判斷。4、CMOS三態(tài)門(mén)：控制端控制作用。5、CMOS傳輸門(mén)：工作原理及應(yīng)用。CMOS門(mén)電路小結(jié)

有關(guān)重點(diǎn)題目：3.3，3.7，3.8，3.15，3.20，3.293、CMOSOD門(mén)：結(jié)構(gòu)特點(diǎn)。1、CMOS反相器：結(jié)構(gòu)特3.5.1半導(dǎo)體三極管的開(kāi)關(guān)特性3.5TTL門(mén)電路一、三極管的基本開(kāi)關(guān)電路只要參數(shù)合理：vI=VIL時(shí)，T截止，VO=VOHvI=VIH時(shí)，T導(dǎo)通，VO=VOL3.5.1半導(dǎo)體三極管的開(kāi)關(guān)特性3.5TTL門(mén)電路二、三極管的開(kāi)關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)思考：如何判斷三極管的三個(gè)狀態(tài)？二、三極管的開(kāi)關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)思考：如何判斷三分立元件門(mén)電路的特點(diǎn)：（1）體積大、工作不可靠。（2）需要不同電源。（3）各種門(mén)的輸入、輸出電平不匹配。三、三極管反相器A=1時(shí)，vI為高電平，T飽和導(dǎo)通，vO=VCES，Y=0;A=0時(shí)，vI為低電平，T反向截止，vO=VCC，Y=1;重要題型：如何判斷三極管的工作狀態(tài)？分立元件門(mén)電路的特點(diǎn)：三、三極管反相器A=1時(shí)，vI為高電平三極管工作狀態(tài)判斷問(wèn)題分析思路2、若不能直接看出三極管是否截止，則先假設(shè)三極管截止，求出vBE；3、若vBE

﹤vON

，則假設(shè)正確，三極管確實(shí)截止，從而求出vO即可。4、若vBE

﹥vON

，則假設(shè)錯(cuò)誤，三極管導(dǎo)通，求出IB和IBS。（1）若IB﹥

IBS，則三極管飽和導(dǎo)通。（2）若IB﹤IBS，則三極管線性放大。課堂練習(xí)：P115例3.5.1；課本習(xí)題3.111、觀察電路中三極管是否截止，若截止，直接求出vO即可。三極管工作狀態(tài)判斷問(wèn)題分析思路2、若不能直接看出三極管是否截1、CMOS與非門(mén)和或非門(mén)的連接規(guī)律；2、CMOS三態(tài)門(mén)及OD門(mén)的功能；3、三極管工作狀態(tài)的判斷。小結(jié)下次講：.3作業(yè)：3.7，3.12小結(jié)下次講：作業(yè)：3.7，3.12復(fù)習(xí)1、TTL反相器的電路結(jié)構(gòu)、工作原理；2、TTL反相器的電壓傳輸特性曲線、輸入端噪聲容限；3、TTL反相器的輸入特性、輸出特性、輸入負(fù)載特性；4、TTL反相器的有關(guān)參數(shù)。復(fù)習(xí)1、TTL反相器的電路結(jié)構(gòu)、工作原理；當(dāng)前一級(jí)門(mén)帶動(dòng)相同的后一級(jí)門(mén)時(shí)，輸入端噪聲容限對(duì)單級(jí)門(mén)本身而言，當(dāng)前一級(jí)門(mén)帶動(dòng)相同的后一級(jí)門(mén)時(shí)，輸入端噪聲容限對(duì)單級(jí)門(mén)本身而IV/VImA/i012-1ISIIHIVTHVOH(min)IOH(max)VOL(max)IOL(max)ILIVIL帶拉電流負(fù)載帶灌電流負(fù)載設(shè)流進(jìn)門(mén)的電流方向?yàn)閰⒖挤较騃V/VImA/i012-1ISIIHIVTHVOH(min相關(guān)參數(shù)：VIH(min):輸入高電平最小值(開(kāi)門(mén)電平VON)VIL(max):輸入低電平最大值(關(guān)門(mén)電平VOFF)VOH(min):輸出高電平最小值(標(biāo)準(zhǔn)高電平VSH)VOL(max):輸出低電平最大值(標(biāo)準(zhǔn)低電平VSL)IIL：低電平輸入電流IIS：輸入短路電流(低電平輸入電流最大值)IIH：高電平輸入電流(輸入漏電流)N：扇出系數(shù),TTL門(mén)最多驅(qū)動(dòng)同類門(mén)的個(gè)數(shù)ROFF：關(guān)門(mén)電阻RON：開(kāi)門(mén)電阻VNH:輸入高電平噪聲容限VNL:輸入低電平噪聲容限VTH:閾值電壓相關(guān)參數(shù)：3.5.5其它類型的TTL門(mén)電路

(結(jié)構(gòu)特點(diǎn)、工作原理)一、TTL與非門(mén)二、TTL或非門(mén)三、TTL與或非門(mén)四、TTL異或門(mén)五、集電極開(kāi)路的門(mén)電路（OC門(mén)）六、三態(tài)輸出門(mén)電路（TS門(mén)）

（1）能定性判斷電路邏輯功能；（2）掌握電路結(jié)構(gòu)特點(diǎn)，掌握典型電路的典型應(yīng)用。3.5.5其它類型的TTL門(mén)電路

(結(jié)構(gòu)特點(diǎn)、工一、TTL與非門(mén)特點(diǎn)：將TTL反相器的輸入端改為多發(fā)射極三極管邏輯式：一、TTL與非門(mén)特點(diǎn)：將TTL反相器邏輯式：二、TTL或非門(mén)

00截止1導(dǎo)通二、TTL或非門(mén)00截止1導(dǎo)通01導(dǎo)通截止邏輯式：001導(dǎo)通截止邏輯式：0三、與或非門(mén)

邏輯式：三、與或非門(mén)邏輯式：四、異或門(mén)

00截止飽和導(dǎo)通截止截止0A=1，B=1時(shí)：四、異或門(mén)00截止飽和導(dǎo)通截止截止0A=1，B=1時(shí)：11飽和導(dǎo)通截止0A=1，B=1時(shí)：11飽和導(dǎo)通截止0A=1，B=1時(shí)：邏輯式：A=0，B=1時(shí)：01截止飽和導(dǎo)通1截止飽和導(dǎo)通截止邏輯式：A=0，B=1時(shí)：01截止飽和導(dǎo)通1截止飽和導(dǎo)通截止五、集電極開(kāi)路的門(mén)電路（OC門(mén)）

1、問(wèn)題的提出：（OpenCollector)答案：不能。

能否“線與”？“線與”后必然有很大的負(fù)載電流同時(shí)流過(guò)這兩個(gè)門(mén)的輸出級(jí)。這個(gè)電流將遠(yuǎn)遠(yuǎn)超過(guò)正常工作電流，可能使門(mén)電路損壞。

G1

截止G2

導(dǎo)通另外，單個(gè)的標(biāo)準(zhǔn)TTL門(mén)電路的局限性有：（1）無(wú)法滿足對(duì)不同輸出電平的需要。（2）不能驅(qū)動(dòng)滿足驅(qū)動(dòng)較大電流、較高電壓的負(fù)載的要求。五、集電極開(kāi)路的門(mén)電路（OC門(mén)）1、問(wèn)題的提出：（Ope2、OC門(mén)的結(jié)構(gòu)及應(yīng)用

（1）電路結(jié)構(gòu)如圖所示：應(yīng)用時(shí)輸出端要外接一上拉負(fù)載電阻RL

和電源VCC2

集電極懸空2、OC門(mén)的結(jié)構(gòu)及應(yīng)用（1）電路結(jié)構(gòu)如圖所（2）OC門(mén)實(shí)現(xiàn)“線與”

分析：

G1、G2任一導(dǎo)通，Y=0G1、G2全截止，Y=1RL和VCC2的值如何確定？（2）OC門(mén)實(shí)現(xiàn)“線與”分析：RL和VCC2的值如何確定OC門(mén)外接負(fù)載電阻的計(jì)算方法P133問(wèn)題：m=?m′=？自學(xué)加討論課解決OC門(mén)外接負(fù)載電阻的計(jì)算方法P133問(wèn)題：m=?m′=？六、三態(tài)輸出門(mén)電路(TSL門(mén))輸出有三個(gè)狀態(tài)，VOL，VOH，高阻（Z）六、三態(tài)輸出門(mén)電路(TSL門(mén))輸出有三個(gè)狀態(tài)，VOL，V三態(tài)門(mén)的用途（同CMOS門(mén)）三態(tài)門(mén)的用途（同CMOS門(mén)）

四大重點(diǎn)內(nèi)容:1、組合邏輯電路基本概念；2、組合邏輯電路的分析；3、組合邏輯電路的設(shè)計(jì)；①用SSI門(mén)電路實(shí)現(xiàn)組合邏輯電路；②用MSI門(mén)電路實(shí)現(xiàn)組合邏輯電路。4、常用中規(guī)模集成組合邏輯電路。5、自學(xué)了解組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其成因和常用消除競(jìng)爭(zhēng)冒險(xiǎn)的方法。第四章組合邏輯電路（四次課）四大重點(diǎn)內(nèi)容:5、自學(xué)了解組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)邏輯電路分類：①組合邏輯電路②時(shí)序邏輯電路第四章組合邏輯電路（四次課）二、組合邏輯電路邏輯功能描述：

一、組合邏輯電路的特點(diǎn)：①邏輯功能特點(diǎn)：每一時(shí)刻的輸出僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)；②電路結(jié)構(gòu)特點(diǎn)：不包含記憶單元（或存儲(chǔ)單元。）

4.1概述(解決第一大重點(diǎn))

組合邏輯電路組合邏輯電路的框圖邏輯電路分類：①組合邏輯電路②時(shí)序邏輯電路一、分析：已知電路→求邏輯功能4.2組合電路的分析與設(shè)計(jì)

步驟：根據(jù)電路→寫(xiě)出輸出表達(dá)式→化簡(jiǎn)（為使寫(xiě)真值表簡(jiǎn)單）→寫(xiě)出真值表→說(shuō)明功能。二、設(shè)計(jì)：已知實(shí)際邏輯問(wèn)題→求邏輯電路步驟：實(shí)際邏輯問(wèn)題→邏輯抽象→邏輯真值表→邏輯函數(shù)式→根據(jù)要求選定所用器件：1、若選用SSI，化簡(jiǎn)函數(shù)→變換函數(shù)→畫(huà)出實(shí)現(xiàn)電路；2、若選用MSI，變換函數(shù)→畫(huà)出實(shí)現(xiàn)電路。邏輯抽象任務(wù):1、分析事件的因果關(guān)系，確定輸入變量和輸出變量；2、定義邏輯狀態(tài)的含義：用0或1表示輸入和輸出的不同狀態(tài)；3、根據(jù)給定的因果關(guān)系列出邏輯真值表。一、分析：已知電路→求邏輯功能4.2組合電路的分析與設(shè)計(jì)邏輯圖邏輯表達(dá)式11最簡(jiǎn)與或表達(dá)式化簡(jiǎn)22從輸入到輸出逐級(jí)寫(xiě)出分析實(shí)例1邏輯圖邏輯表達(dá)式11最簡(jiǎn)與或表達(dá)式化簡(jiǎn)2最簡(jiǎn)與或表達(dá)式3真值表34電路的邏輯功能當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過(guò)。4最簡(jiǎn)與或表達(dá)式3真值表34電路的邏輯功能當(dāng)邏輯圖邏輯表達(dá)式最簡(jiǎn)與或表達(dá)式分析實(shí)例2邏輯圖邏輯表達(dá)式最簡(jiǎn)與或表達(dá)式分析實(shí)例2真值表用與非門(mén)實(shí)現(xiàn)

電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無(wú)關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，Y=1；A、B全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路的邏輯功能自學(xué)P162課本例4.2.1真值表用與非門(mén)實(shí)現(xiàn)電路的輸出Y只與輸入A、B有關(guān)，而與輸真值表電路功能描述例1：設(shè)計(jì)一個(gè)樓上、樓下開(kāi)關(guān)的控制邏輯電路來(lái)控制樓梯上的電燈，使之在上樓前，用樓下開(kāi)關(guān)打開(kāi)電燈，上樓后，用樓上開(kāi)關(guān)關(guān)滅電燈；或者在下樓前，用樓上開(kāi)關(guān)打開(kāi)電燈，下樓后，用樓下開(kāi)關(guān)關(guān)滅電燈。設(shè)樓上開(kāi)關(guān)為A，樓下開(kāi)關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開(kāi)時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。根據(jù)邏輯要求列出真值表。1邏輯抽象1組合邏輯電路設(shè)計(jì)實(shí)例1ABY000011110011真值表電路功能描述例1：設(shè)計(jì)一個(gè)樓上、樓下開(kāi)關(guān)的控制邏輯電路2邏輯表達(dá)式或卡諾圖最簡(jiǎn)與或表達(dá)式化簡(jiǎn)32已為最簡(jiǎn)與或表達(dá)式4邏輯變換5邏輯電路圖用與非門(mén)實(shí)現(xiàn)用異或門(mén)實(shí)現(xiàn)2邏輯表達(dá)式或卡諾圖最簡(jiǎn)與或表達(dá)式化簡(jiǎn)32真值表電路功能描述例2：用與非門(mén)設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e起的裁決由每一個(gè)裁判按一下自己面前的按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。

設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。1邏輯抽象122邏輯表達(dá)式設(shè)計(jì)實(shí)例2真值表電路功能描述例2：用與非門(mén)設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)

3

卡諾圖最簡(jiǎn)與或表達(dá)式化簡(jiǎn)

4

5邏輯變換

6

邏輯電路圖3化簡(jiǎn)4Y=AC+AB56自學(xué)P165課本例4.2.23卡諾圖最簡(jiǎn)與或表達(dá)式化簡(jiǎn)45邏輯變換61、組合邏輯電路的概念；2、組合邏輯電路的分析方法；3、組合邏輯電路的設(shè)計(jì)方法（用SSI實(shí)現(xiàn)）。作業(yè)：4.1，4.3，4.5，4.7小結(jié):下次講：.24.3.3課堂討論：4.6，4.221、組合邏輯電路的概念；作業(yè)：4.1，4.3，4.5，41、組合邏輯電路的概念；邏輯電路分類；組合邏輯電路特點(diǎn)；復(fù)習(xí)2、組合邏輯電路的分析方法；3、組合邏輯電路的設(shè)計(jì)方法（用SSI實(shí)現(xiàn)）。1、組合邏輯電路的概念；復(fù)習(xí)2、組合邏輯電路的分析方法；重點(diǎn)：各種MSI器件的功能、類型、原理、擴(kuò)展及應(yīng)用學(xué)習(xí)思路：掌握定義（功能）

類型（功能區(qū)別）

原理（輸出與輸入關(guān)系）

應(yīng)用（用MSI設(shè)計(jì)組合邏輯電路、實(shí)現(xiàn)邏輯函數(shù)）所有MSI器件內(nèi)部結(jié)構(gòu)一般了解。常見(jiàn)MSI器件：編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器。4.3若干常用的組合邏輯電路（MSI）重點(diǎn)：各種MSI器件的功能、類型、原理、擴(kuò)展及應(yīng)用4.3若一、定義、分類；普通8/3線編碼器二、編碼器實(shí)例介紹優(yōu)先8/3線編碼器二—十進(jìn)制編碼器三、擴(kuò)展問(wèn)題：P171例4.3.1，習(xí)題4.8四、應(yīng)用：習(xí)題編碼器一、編碼器的定義和分類1、定義：

編碼：用二進(jìn)制代碼表示有關(guān)對(duì)象的過(guò)程；即將輸入的每一個(gè)高、低電平信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼的過(guò)程。用來(lái)進(jìn)行編碼的邏輯器件叫編碼器。一、定義、分類；普通8/3線編碼器4.3一、編碼器的定義和分類2、分類：普通編碼器：每次只允許有一個(gè)編碼信號(hào)輸入；★優(yōu)先編碼器：每次允許多個(gè)編碼信號(hào)輸入，但只對(duì)優(yōu)先級(jí)別最高的進(jìn)行編碼。二、實(shí)例介紹實(shí)例1：普通3位二進(jìn)制編碼器（8/3線編碼器）

輸入

輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000001000000001000000001000000001000000001000000001000000001000001010011100101110111輸入輸出均為高電平有效思考：輸入輸出為低電平有效，編碼器框圖及真值表如何？一、編碼器的定義和分類2、分類：二、實(shí)例介紹實(shí)例1：普通3位特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。實(shí)例2：普通3位二進(jìn)制優(yōu)先編碼器（8/3線編碼器）

輸入

輸出I0I1I2I3I4I5I6I7Y2Y1Y0×××××××1××××××1

0

×××××1

0

0××××1000×××10

000××100000×100000010000000111110101100011010001000低電平有效的8/3線編碼器真值表如何？特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X