實(shí)驗(yàn)四 運(yùn)算器實(shí)驗(yàn)報告

實(shí)驗(yàn)步驟選擇實(shí)驗(yàn)設(shè)備：根據(jù)實(shí)驗(yàn)原理圖，將所需要的組件從組件列表中拖到實(shí)驗(yàn)設(shè)計(jì)流程欄中。

2.搭建實(shí)驗(yàn)流程：將已選擇的組件進(jìn)行連線（鼠標(biāo)從一個引腳的端點(diǎn)拖動到另一組件的引腳端，即完成連線）。實(shí)驗(yàn)界面與算術(shù)邏輯運(yùn)算實(shí)驗(yàn)類似,不同的是,左邊的74LS181的15號引腳接燈泡,用于測試是否有進(jìn)位.當(dāng)進(jìn)位標(biāo)志燈亮,表示無進(jìn)位,燈滅表示有進(jìn)位.實(shí)驗(yàn)流程圖如圖3所示.

3.其余步驟同上一實(shí)驗(yàn).驗(yàn)證帶進(jìn)位運(yùn)算功能.實(shí)驗(yàn)4移位運(yùn)算實(shí)驗(yàn)實(shí)驗(yàn)?zāi)康恼莆找莆患拇嫫鞯墓ぷ髟砑捌鋺?yīng)用。熟悉移位寄存器的邏輯功能及實(shí)現(xiàn)各種移位功能的方法。實(shí)驗(yàn)設(shè)備74LS194組件一片，單脈沖一個,開關(guān)若干，燈泡若干實(shí)驗(yàn)原理移位寄存器是一種由觸發(fā)器連接組成的同步時序電路，每個觸發(fā)器的輸出連到下一級觸發(fā)器的數(shù)據(jù)輸入，所有觸發(fā)器共用一個時鐘脈沖源，在時鐘脈沖的作用下，存儲在移位寄存器中的二進(jìn)制信息，逐位左移或右移。移位寄存器原理框圖在上圖中，每一個方框A、B、C、D代表一位寄存器。如果移位寄存器原狀態(tài)為1000，A輸入接地，每送一個CP時鐘之后，數(shù)碼“1”由A―D的方向移動一位，若逐級移動，它就實(shí)現(xiàn)了寄存器的串行輸入――串行輸出的移位工作方式。實(shí)驗(yàn)步驟1選擇實(shí)驗(yàn)設(shè)備：根據(jù)實(shí)驗(yàn)原理圖，將所需要的組件從組件列表中拖到實(shí)驗(yàn)設(shè)計(jì)流程欄中。2搭建實(shí)驗(yàn)流程：將已選擇的組件進(jìn)行連線,搭建好的實(shí)驗(yàn)流程圖如圖5所示。3.驗(yàn)證74LS194雙向移位寄存器的邏輯功能。

芯片引腳如下:0－3號引腳是4個并行輸入端A～D，4，5號是和右移輸入端DSR和左移輸入端DSL，6、7號引腳是S0.S1兩個控制輸入端，8號是復(fù)位端RD（低電平有效）為“異步清零”輸入端，9、10號引腳分別是CP時鐘脈沖和電源信號，11－14號為QA～QD輸出端，15號引腳是接地端。它能實(shí)現(xiàn)清零,存數(shù),移位.保持等功能.

①清零：給RD一個低電平，則清除原寄存器中的數(shù)碼，實(shí)現(xiàn)QA、QB、QC、QD清零。

②存數(shù)：當(dāng)S1=S0=1時，CP上升沿到達(dá)時，觸發(fā)器被置為QAn+1=A,QBn+1=B,QCn+1=C,QDn+1=D,移位寄存器處于“數(shù)據(jù)并行輸入”狀態(tài)。

③移位：S1=0,S0=1,CP上升沿到達(dá)時，觸發(fā)器被置為QAn+1=DSR,QBn+1=QAn,QCn+1=QBn,QDn+1=QCn,這時移位寄存器處在“右移”工作狀態(tài)。

S1=1,S0=0,CP上升沿到達(dá)時，觸發(fā)器被置為QAn+1=QBn,QBn+1=QCn,QCn+1=QDn,QDn+1=DSL，這時移位寄存器處在“左移”工作狀態(tài)。

④保持：當(dāng)S1=S0=0時，Qin+1=Qin，移位寄存器處在“