電子科學(xué)技術(shù)導(dǎo)論教學(xué)課件(共10單元)07集成電路

電子科學(xué)與技術(shù)導(dǎo)論TheIntroductionofElectronicScienceandTechnology第三部分集成電路與SoC技術(shù)一、集成電路二、電路制造工藝三、SoC技術(shù)第三部分集成電路與SoC技術(shù)一、集成電路ICIC的基本概念I(lǐng)C的基本結(jié)構(gòu)IC中的基本電路模塊存儲(chǔ)器ICFPGA/CPLD包含CPU的IC把具有獨(dú)立功能的電路用集成技術(shù)制作在一個(gè)芯片中，所形成的電子器件產(chǎn)品叫做集成電路（IC）集成電路技術(shù)特點(diǎn)是：①具有獨(dú)立的電路功能②是一個(gè)獨(dú)立的物理器件③具有獨(dú)立的外特性第三部分集成電路與SoC技術(shù)一、集成電路ICIC的基本概念I(lǐng)C是一個(gè)獨(dú)立器件，使用中應(yīng)注意如何能正確利用IC的功能和參數(shù)IC的基本特征IC簡(jiǎn)化了電子系統(tǒng)設(shè)計(jì)：集成電路技術(shù)用一個(gè)器件代替一個(gè)電路，極大地提高了電路技術(shù)性能指標(biāo)，降低了電子系統(tǒng)的設(shè)計(jì)難度，降低了對(duì)設(shè)計(jì)者專業(yè)技術(shù)水平的要求使用IC前，需要認(rèn)真閱讀廠家提供的IC器件的技術(shù)手冊(cè)設(shè)計(jì)中就只需要所選擇的IC進(jìn)行應(yīng)用分析，使復(fù)雜電路系統(tǒng)變成了簡(jiǎn)單的模塊組合電路IC提高了電路的性能IC的設(shè)計(jì)中解決了電路技術(shù)指標(biāo)問(wèn)題，集成制造技術(shù)解決了器件因半導(dǎo)體固有特征引起的分散性（例如BJT的放大倍數(shù)不相同）問(wèn)題，電路尺寸極大的縮小解決了高功耗問(wèn)題等，這些都提高了電路系統(tǒng)的技術(shù)性能第三部分集成電路與SoC技術(shù)一、集成電路ICIC的基本概念I(lǐng)C是一個(gè)獨(dú)立器件，使用中應(yīng)注意如何能正確利用IC的功能和參數(shù)IC的基本特征IC提高了電子系統(tǒng)標(biāo)準(zhǔn)化程度：集成電路技術(shù)用一個(gè)器件代替一個(gè)電路，極大地提高了電路技術(shù)性能指標(biāo)，降低了電子系統(tǒng)的設(shè)計(jì)難度，降低了對(duì)設(shè)計(jì)者專業(yè)技術(shù)水平的要求使用IC前，需要認(rèn)真閱讀廠家提供的IC器件的技術(shù)手冊(cè)集成電路器件的特性參數(shù)集中，沒(méi)有分散性的影響，具有較高的電路標(biāo)準(zhǔn)化程度，為工業(yè)生產(chǎn)提供了有利條件IC縮小了電路體積IC電路中的元器件尺寸以微米、納米計(jì)算，例如使用2微米工藝制造IC時(shí)，MOS管的尺寸可以是100平方微米左右，器件之間的連線也是以微米為單位第三部分集成電路與SoC技術(shù)一、集成電路ICIC的基本概念I(lǐng)C是一個(gè)獨(dú)立器件，使用中應(yīng)注意如何能正確利用IC的功能和參數(shù)IC分類模擬ICIC技術(shù)用一個(gè)器件代替一個(gè)電路，極大地提高了電路技術(shù)性能指標(biāo)，降低了電子系統(tǒng)的設(shè)計(jì)難度，降低了對(duì)設(shè)計(jì)者專業(yè)技術(shù)水平的要求使用IC前，需要認(rèn)真閱讀廠家提供的IC器件的技術(shù)手冊(cè)數(shù)字IC第三部分集成電路與SoC技術(shù)一、集成電路ICIC的基本結(jié)構(gòu)IC技術(shù)用一個(gè)器件代替一個(gè)電路模擬IC的基本結(jié)構(gòu)模擬IC的基本結(jié)構(gòu)可分為輸入模塊、功能模塊、控制/補(bǔ)償模塊、電源模塊、保護(hù)模塊、輸出模塊等第三部分集成電路與SoC技術(shù)一、集成電路ICIC的基本結(jié)構(gòu)IC技術(shù)用一個(gè)器件代替一個(gè)電路數(shù)字IC的基本結(jié)構(gòu)數(shù)字IC的基本結(jié)構(gòu)可分為邏輯功能模塊、信號(hào)輸入及輸入保護(hù)模塊、信號(hào)輸出及輸出保護(hù)模塊，以及電源電路等第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC模擬IC技術(shù)中的基本電路模塊放大組態(tài)電路模塊現(xiàn)代模擬IC中，BJT或MOS管組成的放大器是模擬信號(hào)處理的基本功能模塊BJT管組態(tài)放大電路模塊：共射極電壓放大器適合中低頻信號(hào)共基集電流放大器適合高頻信號(hào)共集電極電壓跟隨器適合驅(qū)動(dòng)電流第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC模擬IC技術(shù)中的基本電路模塊放大組態(tài)電路模塊現(xiàn)代模擬IC中，BJT或MOS管組成的放大器是模擬信號(hào)處理的基本功能模塊MOS管組態(tài)放大電路模塊：僅介紹IC中使用的電路結(jié)構(gòu)共源極電壓放大器適合中低頻信號(hào)第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC模擬IC技術(shù)中的基本電路模塊放大組態(tài)電路模塊現(xiàn)代模擬IC中，BJT或MOS管組成的放大器是模擬信號(hào)處理的基本功能模塊MOS管組態(tài)放大電路模塊：僅介紹IC中使用的電路結(jié)構(gòu)共柵極電壓放大器適合高頻信號(hào)共漏極電壓放大器適合高頻信號(hào)第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC模擬IC技術(shù)中的基本電路模塊差分放大電路模塊BJT或MOS管組成的放大器是模擬信號(hào)處理的基本功能模塊BJT差分放大電路兩個(gè)輸入端，兩個(gè)輸出端，兩輸出端之間的電壓是兩輸入端之間電壓差放大的結(jié)果MOS管差分放大電路第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC模擬IC技術(shù)中的基本電路模塊電流源模塊現(xiàn)代模擬IC中，BJT或MOS管組成的放大器是模擬信號(hào)處理的基本功能模塊電流源是模擬IC中的重要組成部分，一般使用電流鏡電路結(jié)構(gòu)MOS管構(gòu)成的威爾森電流鏡：第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC模擬IC技術(shù)中的基本電路模塊輸出電路模塊現(xiàn)代模擬IC中，BJT或MOS管組成的放大器是模擬信號(hào)處理的基本功能模塊多數(shù)模擬IC的輸出模塊BJT管構(gòu)成的甲乙類互補(bǔ)輸出電路第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC模擬IC技術(shù)中的基本電路模塊IC中的無(wú)源器件現(xiàn)代模擬IC中，BJT或MOS管組成的放大器是模擬信號(hào)處理的基本功能模塊集成電阻：用金屬和多晶硅在硅片上形成集成電容：用金屬在硅片上形成集成電感：在硅片上用金屬做出線圈構(gòu)成電感第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC數(shù)字IC技術(shù)中的基本電路模塊TTL：BJT電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件基本邏輯門：每個(gè)IC包含多個(gè)獨(dú)立的基本邏輯門電路非門CMOS：CMOS電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件與門或門此外還有HCMOS（高速CMOS）、ECL（射擊輸出邏輯電路）第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC數(shù)字IC技術(shù)中的基本電路模塊TTL：BJT電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件TTL數(shù)字邏輯門電路模塊：CMOS：CMOS電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件與非門此外還有HCMOS（高速CMOS）、ECL（射擊輸出邏輯電路）第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC數(shù)字IC技術(shù)中的基本電路模塊TTL：BJT電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件CMOS數(shù)字邏輯門電路模塊：CMOS：CMOS電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件非門此外還有HCMOS（高速CMOS）、ECL（射擊輸出邏輯電路）第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC數(shù)字IC技術(shù)中的基本電路模塊TTL：BJT電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件CMOS數(shù)字邏輯門電路模塊：CMOS：CMOS電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件與門此外還有HCMOS（高速CMOS）、ECL（射擊輸出邏輯電路）第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC數(shù)字IC技術(shù)中的基本電路模塊TTL：BJT電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件CMOS數(shù)字邏輯門電路模塊：CMOS：CMOS電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件或門此外還有HCMOS（高速CMOS）、ECL（射擊輸出邏輯電路）第三部分集成電路與SoC技術(shù)一、集成電路ICIC中的基本電路模塊IC技術(shù)用一個(gè)器件代替一個(gè)電路，多個(gè)模塊組合形成IC數(shù)字IC技術(shù)中的基本電路模塊TTL：BJT電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件邏輯門的電路特性CMOS：CMOS電路結(jié)構(gòu)和制造工藝的數(shù)字IC器件此外還有HCMOS（高速CMOS）、ECL（射擊輸出邏輯電路）電路類型輸出電平輸入電平電源頻率集成度功耗TTL2.4/0.42.0/0.85<4MHzMHLVTTL2.4/0.42.0/0.83.3<8MHzMHCMOS4.4/0.53.6/1.55<2MHzLLHCMOS4.4/0.53.6/1.55<10MHzHLHCMOS2.4/0.52/0.83.3<16MHzHL第三部分集成電路與SoC技術(shù)一、集成電路IC存儲(chǔ)器IC半導(dǎo)體存儲(chǔ)器的基本概念把輸入的二進(jìn)制電平狀態(tài)保存下來(lái)，在一定條件下再發(fā)送出去以處理器為核心的電子設(shè)備的重要部件之一半導(dǎo)體存儲(chǔ)器的分類按信息存取方式劃分：順序存取存儲(chǔ)器（SequentialAccessMemory，SAM）：按數(shù)據(jù)寫入順序讀出，即先進(jìn)先出（FIFO）或先進(jìn)后出（FILO）隨機(jī)存取存儲(chǔ)器（RandomAccessMemory，RAM）：可對(duì)存儲(chǔ)器的任意單元寫入或讀出，又分為SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）和DRAM（動(dòng)態(tài)隨機(jī)存儲(chǔ)器），DRAM需要刷新電路。掉電后RAM中的數(shù)據(jù)即丟失只讀存儲(chǔ)器（Read-OnlyMemory，ROM）：只能讀不能寫的存儲(chǔ)器，數(shù)據(jù)是在存儲(chǔ)器生產(chǎn)時(shí)確定，或用特殊工具寫入，只能寫入一次數(shù)據(jù)的ROM叫做OTP，可用紫外線擦除可多次寫入的叫做EPROM，可用一定電壓實(shí)現(xiàn)擦除數(shù)據(jù)的叫做EEPROM（包括快閃存儲(chǔ)器），掉電后數(shù)據(jù)不會(huì)丟失第三部分集成電路與SoC技術(shù)一、集成電路IC存儲(chǔ)器IC半導(dǎo)體存儲(chǔ)器的基本概念把輸入的二進(jìn)制電平狀態(tài)保存下來(lái)，在一定條件下再發(fā)送出去以處理器為核心的電子設(shè)備的重要部件之一，半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量：存取時(shí)間：1比特位數(shù)據(jù)叫做基本存儲(chǔ)單元，存儲(chǔ)容量是存儲(chǔ)器具有基本存儲(chǔ)單元的個(gè)數(shù)，例如1M容量的存儲(chǔ)器說(shuō)明該存儲(chǔ)器可存儲(chǔ)1Mbit兩次連續(xù)讀/寫時(shí)必要的時(shí)間間隔叫做存取時(shí)間間隔時(shí)間越短，說(shuō)明存取時(shí)間越短，存儲(chǔ)器工作速度越高第三部分集成電路與SoC技術(shù)一、集成電路IC存儲(chǔ)器IC半導(dǎo)體存儲(chǔ)器的基本概念把輸入的二進(jìn)制電平狀態(tài)保存下來(lái)，在一定條件下再發(fā)送出去以處理器為核心的電子設(shè)備的重要部件之一，常見(jiàn)的存儲(chǔ)器件這里的常見(jiàn)存儲(chǔ)器件是小型單片機(jī)或嵌入式系統(tǒng)使用的存儲(chǔ)器器件類型器件名容量RAMSRAM21141K×4

21282K×8

62648K×8DRAM216464K×1

21868K×8PROMEPROM27162K×8

27324K×8

27648K×8

2712816K×8

2725632K×8EEPROM2815/28172K×8

2816A2K×8

2864A8K×8第三部分集成電路與SoC技術(shù)一、集成電路IC存儲(chǔ)器IC存儲(chǔ)單元的基本結(jié)構(gòu)把輸入的二進(jìn)制電平狀態(tài)保存下來(lái)，在一定條件下再發(fā)送出去以處理器為核心的電子設(shè)備的重要部件之一，RAM的存儲(chǔ)單元RAM分為SRAM（靜態(tài)RAM）和DRAM（動(dòng)態(tài)RAM）通電條件下：SRAM一直保存數(shù)據(jù)，單元電路結(jié)構(gòu)復(fù)雜，需要較多的CMOS管DRAM不能長(zhǎng)時(shí)間保存數(shù)據(jù)，要不斷地對(duì)電路保存的數(shù)據(jù)刷新（

讀出來(lái)在寫進(jìn)去）SRAM的結(jié)構(gòu)DRAM的結(jié)構(gòu)第三部分集成電路與SoC技術(shù)一、集成電路IC存儲(chǔ)器IC存儲(chǔ)單元的基本結(jié)構(gòu)把輸入的二進(jìn)制電平狀態(tài)保存下來(lái)，在一定條件下再發(fā)送出去以處理器為核心的電子設(shè)備的重要部件之一，ROM的存儲(chǔ)單元用二極管、BJT、CMOS構(gòu)成bit位輸出電平由電路結(jié)構(gòu)決定，無(wú)論是否通電都會(huì)保持一直數(shù)據(jù)不變第三部分集成電路與SoC技術(shù)一、集成電路IC存儲(chǔ)器IC存儲(chǔ)單元的基本結(jié)構(gòu)把輸入的二進(jìn)制電平狀態(tài)保存下來(lái)，在一定條件下再發(fā)送出去以處理器為核心的電子設(shè)備的重要部件之一，PROM的存儲(chǔ)單元利用連接控制技術(shù)構(gòu)成MOS管電路結(jié)構(gòu)的bit位制造完成后所有bit輸出邏輯1，可用編程方法修改bit位的輸出第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDPLD的基本概念FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，F(xiàn)PGA/CPLD的使用方法FPGA和CPLD都是可編程邏輯器件（ProgrammableLogicDevices，PLD）編程：

用HDL描述數(shù)字邏輯系統(tǒng)的邏輯結(jié)構(gòu)

針對(duì)PLD結(jié)構(gòu)編譯HDL，使其成為電路連接

的控制數(shù)據(jù)

編譯后的HDL數(shù)據(jù)寫入PLD形成內(nèi)部數(shù)字邏輯系統(tǒng)

PLD器件被編程后就成為具有相應(yīng)邏輯功能的數(shù)字電路系統(tǒng)PLD器件內(nèi)部邏輯系統(tǒng)由編程決定，編程后PLD器件就是用戶專用集成電路第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDPLD的基本概念FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，可重復(fù)使用技術(shù)FPGA和CPLD都是可編程邏輯器件（ProgrammableLogicDevices，PLD）可編程邏輯器件分為一次性編程器件和可重復(fù)編程器件兩種一次性PLD主要是指早期使用OTP或EPROM實(shí)現(xiàn)編程控制的可編程器件可重復(fù)編程PLD是指可以在電子系統(tǒng)制造完成后仍可對(duì)其中的PLD器件進(jìn)行編程操作的FPGA/CPLD編寫HDL程序編譯HDL程序外部存儲(chǔ)器電子系統(tǒng)FPGA器件CPLD器件其他電路第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDPLD的基本概念FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，可重復(fù)使用技術(shù)FPGA和CPLD都是可編程邏輯器件（ProgrammableLogicDevices，PLD）采用EEPROM和FLASH技術(shù)的PLD，可直接在已完成的電路中編程，稱為在線可編程技術(shù)（InSystemProgrammable，ISP）PLD器件邏輯功能由HDL編程決定，改變HDL程序即成為不同的邏輯系統(tǒng)編寫HDL程序編譯HDL程序外部存儲(chǔ)器電子系統(tǒng)FPGA器件EEPROM/FLASHCPLD器件其他電路第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDPLD的基本概念FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，可重復(fù)使用技術(shù)FPGA和CPLD都是可編程邏輯器件（ProgrammableLogicDevices，PLD）使用SRAM技術(shù)的PLD，因SRAM掉電后信息丟失，必須將編程信息存放在額外的存儲(chǔ)介質(zhì)上，上電運(yùn)行時(shí)先從存儲(chǔ)介質(zhì)中讀出編程信息到器件的SRAM內(nèi)才能開(kāi)始工作。這種技術(shù)稱為在線可配置技術(shù)（InCircuitReconfigurability，ICR）。PLD器件邏輯功能由HDL編程決定，改變HDL程序即成為不同的邏輯系統(tǒng)編寫HDL程序編譯HDL程序外部存儲(chǔ)器電子系統(tǒng)SRAMFPGA器件CPLD器件其他電路第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDPLD的基本結(jié)構(gòu)FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，組合邏輯的電路結(jié)構(gòu)與或陣列結(jié)構(gòu)：與或陣列均可編程、與陣列不可編程而或陣列可編程三種結(jié)構(gòu)PLD器件邏輯功能由HDL編程決定，改變HDL程序即成為不同的邏輯系統(tǒng)CPLD是與陣列可編程而或陣列不可編程第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDPLD的基本結(jié)構(gòu)FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，組合邏輯的電路結(jié)構(gòu)查找表結(jié)構(gòu)LUT：使用小容量SRAM作為組合邏輯單元，1）編程中按所實(shí)現(xiàn)邏輯功能的真值表把對(duì)應(yīng)函數(shù)值寫入到各存儲(chǔ)單元2）輸入邏輯信號(hào)是SRAM的地址，SRAM中對(duì)應(yīng)的存儲(chǔ)單元數(shù)據(jù)即輸出信號(hào)PLD器件邏輯功能由HDL編程決定，改變HDL程序即成為不同的邏輯系統(tǒng)第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDPLD的基本結(jié)構(gòu)FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，實(shí)現(xiàn)時(shí)序邏輯需要觸發(fā)器PLD器件邏輯功能由HDL編程決定，改變HDL程序即成為不同的邏輯系統(tǒng)PLD中用邏輯宏單元LMC（LogicMicrocell）支持時(shí)序邏輯編程HDL編程時(shí)，會(huì)把若干組合邏輯單元和LMC連接形成所需要的時(shí)序邏輯電路時(shí)序邏輯的電路結(jié)構(gòu)第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDCPLD器件的基本結(jié)構(gòu)FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件PLD器件邏輯功能由HDL編程決定，改變HDL程序即成為不同的邏輯系統(tǒng)與或結(jié)構(gòu)的改進(jìn)：為提高器件的資源使用率，增加了公共與或項(xiàng)（共享乘積項(xiàng)和）對(duì)PLD基本結(jié)構(gòu)的改進(jìn)資源使用率：編程所使用PLD的LUT和LMC數(shù)量，與PLD所提供LUT和LMC總數(shù)之比第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDCPLD器件的基本結(jié)構(gòu)FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，PLD器件邏輯功能由HDL編程決定，改變HDL程序即成為不同的邏輯系統(tǒng)改進(jìn)宏單元：LMC中設(shè)置多個(gè)觸發(fā)器對(duì)PLD基本結(jié)構(gòu)的改進(jìn)第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDCPLD器件的基本結(jié)構(gòu)FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，PLD器件邏輯功能由HDL編程決定，改變HDL程序即成為不同的邏輯系統(tǒng)三種全局與局部的互連結(jié)構(gòu)全局與局部互連結(jié)構(gòu)CPLD中使用全局與局部分割的信號(hào)連接結(jié)構(gòu)第三部分集成電路與SoC技術(shù)一、集成電路ICFPGA/CPLDFPGA器件的基本結(jié)構(gòu)FPGA：現(xiàn)場(chǎng)可編程邏輯陣列（FieldProgrammableGateArray）CPLD：復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevices）已完成了全部工藝制造、但不具備任何邏輯功能的數(shù)字電路器件，PLD器件邏輯功能由HDL編程決定，改變HDL程序即成為不同的邏輯系統(tǒng)FPGA是現(xiàn)場(chǎng)可編程器件FPGA與CPLD不同之處：使用SRAM編程技術(shù)使用含LUT和宏單元的內(nèi)部配置邏輯功能塊構(gòu)成陣列形式芯片四周是可編程輸入/輸出功能塊第三部分集成電路與SoC技術(shù)一、集成電路IC包含CPU的IC微處理器Micro-ProcessorUnit，MPU具有指令處理、執(zhí)行、地址和數(shù)據(jù)接口、總線接口中央處理單元（CentralProcessingUnit，CPU）是計(jì)算機(jī)的數(shù)據(jù)處理核心IC器件中含有CPU說(shuō)明該器件具有執(zhí)行程序處理數(shù)據(jù)的能力在系統(tǒng)時(shí)鐘信號(hào)控制下按時(shí)鐘節(jié)拍工作從MPU外部接收指令和數(shù)據(jù)執(zhí)行結(jié)果以數(shù)據(jù)方式輸出通過(guò)總線與計(jì)算機(jī)其他數(shù)字IC交換數(shù)據(jù)第三部分集成電路與SoC技術(shù)一、集成電路IC包含CPU的IC微處理器Micro-ProcessorUnit，MPUMPU的基本概念中央處理單元（CentralProcessingUnit，CPU）是計(jì)算機(jī)的數(shù)據(jù)處理核心IC器件中含有CPU說(shuō)明該器件具有執(zhí)行程序處理數(shù)據(jù)的能力不同MPU有不同的指令系統(tǒng)CPU+指令管理+存儲(chǔ)器管理+中斷管理+IO管理+總線管理復(fù)雜的MPU還包含協(xié)處理器和高速數(shù)據(jù)緩存器指令執(zhí)行采用流水線方式以提高指令執(zhí)行速度取指令指令譯碼執(zhí)行指令取指令執(zhí)行指令指令譯碼取指令第三部分集成電路與SoC技術(shù)一、集成電路IC包含CPU的IC微處理器Micro-Pr