I計(jì)組課后答案第一章和二章部分

第10頁計(jì)算機(jī)組成課后答案第一章和二章部分答案1.1計(jì)算機(jī)組成及計(jì)算機(jī)體系結(jié)構(gòu)在概念上有何區(qū)別?答：計(jì)算機(jī)體系結(jié)構(gòu)是指那些對程序員可見的系統(tǒng)屬性即概念性結(jié)構(gòu)及功能特性，還包括設(shè)計(jì)思想及體系結(jié)構(gòu)。計(jì)算機(jī)組成指的是系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)，包括機(jī)器機(jī)內(nèi)的數(shù)據(jù)流和控制流的組成及邏輯設(shè)計(jì)等。1.2計(jì)算機(jī)結(jié)構(gòu)及計(jì)算機(jī)功能在概念上有何區(qū)別?答：計(jì)算機(jī)結(jié)構(gòu)是指計(jì)算機(jī)的組件是以何種方式相互關(guān)聯(lián)的。計(jì)算機(jī)功能是指每個單獨(dú)的操作組分作為結(jié)構(gòu)的一部分。1.3計(jì)算機(jī)的四個主要功能是什么”答：數(shù)據(jù)處理、數(shù)據(jù)存儲、數(shù)據(jù)移動、控制。1.4列出并概要定義計(jì)算機(jī)的主要結(jié)構(gòu)部件。答：中央處理單元（CPU）：控制電腦的操作，執(zhí)行它的數(shù)據(jù)處理功能;常簡稱為處理器。主存儲器：存儲數(shù)據(jù)。I/O：輸入輸出，計(jì)算機(jī)及其外部環(huán)境之間數(shù)據(jù)移動。系統(tǒng)總線：它提供了一些溝通機(jī)制，連接其他部分的結(jié)構(gòu)。1.5列出并概要定義處理器的主要結(jié)構(gòu)部件答：控制單元:控制CPU,因此計(jì)算機(jī)的操作。算術(shù)和邏輯單元(ALU):執(zhí)行計(jì)算機(jī)的數(shù)據(jù)處理功能。寄存器:提供存儲內(nèi)部CPU。CPU內(nèi)部總線:一些之間提供了溝通的機(jī)制?？刂破鳎嚎刂芻pu的關(guān)系。第二章2.1什么是存儲程序式計(jì)算機(jī)?答：存儲程序計(jì)算機(jī)最早是由著名數(shù)學(xué)家馮·諾依曼等人在1946年總結(jié)并明確提出來的，因此又被稱為馮·諾依曼計(jì)算機(jī)。其要點(diǎn)為：1.計(jì)算機(jī)完成任務(wù)是由事先編號的程序完成的；2.計(jì)算機(jī)的程序被事先輸入到存儲器中，程序運(yùn)算的結(jié)果，也被存放在存儲器中。3.計(jì)算機(jī)能自動連續(xù)地完成程序。4.程序運(yùn)行的所需要的信息和結(jié)果可以通輸入\輸出設(shè)備完成。5.計(jì)算機(jī)由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備所組成。2.2任何通用計(jì)算機(jī)的4個主要部件是什么？答：運(yùn)算器、控制器、存儲器、輸入輸出設(shè)備。2.3對集成電路級別而言.計(jì)算機(jī)系統(tǒng)的3個基本組成部分是什么答：中央處理器、存儲器芯片、總線接口芯片。2.4解釋摩爾定律答：：集成電路上可容納的電晶體數(shù)目，約每隔24個月便會增加一倍。運(yùn)算性能提高一倍，而價格下降一半。2.5列出并說明計(jì)算機(jī)系列的主要特征（1）各型號之間必須是程序兼容的或向上兼容的。（2）各型號之間具有統(tǒng)一的系統(tǒng)結(jié)構(gòu)方案。（3）一個系列中各型號在性能和價格上存在著一種規(guī)則的排列。（4）在系列內(nèi)部除統(tǒng)一的系統(tǒng)結(jié)構(gòu)以外，在物理設(shè)計(jì)上制定和采用多方面標(biāo)準(zhǔn)化的規(guī)定，便于設(shè)計(jì)、生產(chǎn)和維護(hù),節(jié)約研制投資。（5）由一個公司或幾個公司聯(lián)合或是一個設(shè)計(jì)集團(tuán)，按預(yù)定計(jì)劃設(shè)計(jì)出的系列機(jī)才能稱為一個系列。2.6區(qū)分微處理器的關(guān)鍵特征是什么?

字長：表示CPU一次傳送或處理數(shù)據(jù)的最大二進(jìn)制位數(shù)。通常及CPU的數(shù)據(jù)總線寬度、寄存器寬度以及ALU寬度一致。

主頻：通常以MHz表示，決定CPU內(nèi)的最小時鐘速率，從而決定處理器每秒可執(zhí)行的指令數(shù)目。2.1位置指令099911210003LLOADM(2000)3RADDM(3000)4LSTORM(4000)4RLOADM(0)5LSUBM(1)5RJUMP+M(6,20:39)6LJUMPM(6,0:19)6RSTORM(0)7LADDM(1)7RADDM(2)8LSTORM(3,8:19)8RADDM(2)9LSTORM(3,28:39)9RADDM(2)10LSTORM(4,8:19)10RJUMPM(3,0:19)2.2 a) LOADM(2) b) 1次2.3 答：從存儲器讀取一個值，CPU把它想要的值的地址存入MAR然后CPU讀控制線存儲器，并把地址在地址總線上。內(nèi)存會將內(nèi)存位置的內(nèi)容通過在數(shù)據(jù)總線上。這個數(shù)據(jù)隨后被轉(zhuǎn)移到MBR。寫一個值到內(nèi)存中，CPU把它要寫入的MAR值的地址。該CPU還放置它要寫入MBR中的數(shù)據(jù)。然后，CPU寫控制線到存儲器，并把該地址在地址總線上，并在數(shù)據(jù)總線上的數(shù)據(jù)。存儲器數(shù)據(jù)總線上的數(shù)據(jù)傳輸?shù)较鄳?yīng)的存儲單元。2.4地址操作08ALOADM(0FA)STORM(0FB)08BLOADM(0FA)JUMP+M(08D)08CLOAD–M(0FA)STORM(0FB)08D將在內(nèi)存中的位置0FA存儲內(nèi)容的絕對值存到內(nèi)存位置0FB。2.6 讓它們并行工作，可以提高性能。2.7 其他部件的性能也提高了2.9 0到-12.11 CPIA=2.22MIPSA=90CPUA=0.2sCPIB≈1.92MIPSB=104CPUB=0.23s雖然B機(jī)具有更高的比MIPS的機(jī)器A，它需要一個較長的CPU時間來執(zhí)行相同的一組基準(zhǔn)測試程序。2.12 a. MIP速率為：[（MIPS率）/106]=IC/T。所以IC=T×[（MIPS率）/106]。在RS/6000的指令數(shù)來比在VAX為[X×18]/[12倍×1=1.5。b. 對于VAX，CPI=（5兆赫）/（1MIPS）=5。對于RS/6000，CPI=25/18=1.39。2.14 A）基準(zhǔn)程序處理器RMZE11.713.11F11.191.19H10.430.49I11.110.60K12.102.09算術(shù)平均值11.311.50 B）基準(zhǔn)程序處理器RMZE0.5911.82F0.8411.00H2.3211.13I0.9010.54K0.4811.00算術(shù)平均值1.0111.10C）根據(jù)（A），R為最慢的機(jī)器，根據(jù)（b）中，M是最慢的機(jī)器D）基準(zhǔn)程序處理器RMZE11.713.11F11.911.19H10.430.49I11.110.60K12.102.09幾何平均值11.151.18基準(zhǔn)程序處理器RMZE0.5911.82F0.8411.00H2.3211.13I0.9010.54K0.4811.00幾何平均值0.8711.02R比較慢2.15 X為參照基準(zhǔn)程序處理器XYZ1120.5210.52算術(shù)平均11.251.25幾何平均111基準(zhǔn)程序處理器XYZ10.510.252214算術(shù)平均1.2512.125幾何平均1112.16 A）CPI=0.6+(20.18)+(40.12)+(120.1)=2.64. B）MIPS=400/2.64=152 C）t=1.8ms加速比因子=11/1.8=6.11D）要回答這個問題取決于我們?nèi)绾卫斫獍⒛愤_(dá)爾定律。那里在并行系統(tǒng)中的兩個低效率。首先，有額外的說明添加線程之間進(jìn)行協(xié)調(diào)。二是有爭對存儲器的訪問。的方式，這個問題是說，沒有代碼是本質(zhì)上連續(xù)。所有的它是可并行化的，但是及調(diào)度開銷?？梢哉J(rèn)為，該內(nèi)存訪問沖突意味著，在一定程度上內(nèi)存參考說明書都沒有并行。但基于信息鑒于，目前尚不清楚如何量化阿姆達(dá)爾方程這種效果。如果我們假設(shè)代碼是可并行化的分?jǐn)?shù)是f=1，則阿姆達(dá)爾定律得，減小提速N=8為這種情況。因此，實(shí)際增速只有理論加速比的約75％2.17 A）理論加速比=（時間在主內(nèi)存中訪問）/（時間在高速緩存中訪問）=T2/T1。 B）增強(qiáng)后的執(zhí)行時間T=H×T1+(1–H)×T2加速比=（增強(qiáng)前執(zhí)行時間）/（增強(qiáng)后的執(zhí)行時間）=T2/T=T2/(H×T1+(1