第七章3 計(jì)數(shù)器

時(shí)序邏輯設(shè)計(jì)實(shí)踐計(jì)數(shù)器CLOCK觸發(fā)器輸出組合電路輸出觸發(fā)器輸入Setup-timemarginHold-timemarginTimingdiagram電子科技大學(xué)光電信息學(xué)院陳德軍LatchesandFlip-Flops1Q1Q2Q2Q3Q3Q4Q4Q1,2C1D2D3,4C3D4D74x375D鎖存器PRDQCLKQCLR74x74PRJQCLKK

QCLR74x109PRJQCLKK

QCLR74x112P484圖8-3引腳電子科技大學(xué)光電信息學(xué)院陳德軍Switchdebouncing+5VSW_LDSW開關(guān)閉合SW_LDSW開關(guān)打開閉合第1次接觸觸點(diǎn)抖動(dòng)SW_LDSW理想情況電子科技大學(xué)光電信息學(xué)院陳德軍SW_LSW0011SW_LSW0011開關(guān)閉合0011SW_LSW0011SW_LSW1100電子科技大學(xué)光電信息學(xué)院陳德軍SW_LSWDSW開關(guān)閉合

figure8-5該方法一般不與高速cmos型器件(74ACT**)一起使用一般與wimpy系列邏輯一起使用(HCT,LS-TTLS)QQLSQRQ+5V電子科技大學(xué)光電信息學(xué)院陳德軍BUSholdercircuitABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA電子科技大學(xué)光電信息學(xué)院陳德軍DQCQDQCQDQCQDQCQDIN[3:0]WRDOUT[3:0]RDMultibitregistersandlatches電子科技大學(xué)光電信息學(xué)院陳德軍4位寄存器74x1756位寄存器74x174P488圖8-91D2D3D4DCLKCLR_L電子科技大學(xué)光電信息學(xué)院陳德軍8位寄存器74x374（三態(tài)輸出）OE輸出使能電子科技大學(xué)光電信息學(xué)院陳德軍74x377（時(shí)鐘使能）74x273（異步清零）CLK74x374（輸出使能）Figure8-10Figure8-12Figure8-13電子科技大學(xué)光電信息學(xué)院陳德軍寄存器（register）和鎖存器（latch）有什么區(qū)別？寄存器：邊沿觸發(fā)特性鎖存器：C有效期間輸出跟隨輸入變化74x374輸出使能8位寄存器74x373輸出使能8位鎖存器電子科技大學(xué)光電信息學(xué)院陳德軍什么是計(jì)數(shù)器counters：狀態(tài)圖中包含一個(gè)循環(huán)的任何時(shí)序邏輯電路都可稱為計(jì)數(shù)器ABCDE形成一個(gè)閉合的狀態(tài)圈modulos：計(jì)數(shù)器循環(huán)狀態(tài)圈中狀態(tài)的個(gè)數(shù)；又稱為二進(jìn)制計(jì)數(shù)器，也可叫分頻Modulo-5counterExtrastatesofcounter：如果模非2的冪，則必會(huì)引入循環(huán)圈外的多余狀態(tài)如果采用3bit編碼，則還有3個(gè)狀態(tài)在循環(huán)圈外，屬于多余狀態(tài),self-start?TFlip-FlopRipplecounters（asynchronouscounters)----figure8-24Synchronouscounterswithenableseriallogic---figure8-25Synchronouscounterswithparallelenablelogic---figure8-29計(jì)數(shù)器的計(jì)數(shù)方式：計(jì)數(shù)器的循環(huán)狀態(tài)一什么樣形式進(jìn)行編碼，就是計(jì)數(shù)器的計(jì)數(shù)方式Itisadivide-by-5counter.binarycounter電子科技大學(xué)光電信息學(xué)院陳德軍二進(jìn)制計(jì)數(shù)器Binarycounters：計(jì)數(shù)方式為二進(jìn)制，即狀態(tài)循環(huán)圈的狀態(tài)編碼是二進(jìn)制的計(jì)數(shù)器；二進(jìn)制加計(jì)數(shù)器：編碼由小到大的二進(jìn)制計(jì)數(shù)器；二進(jìn)制減計(jì)數(shù)器：編碼由大到小的二進(jìn)制計(jì)數(shù)器；000，0Ex1：請(qǐng)?jiān)O(shè)計(jì)一個(gè)模為7的二進(jìn)制加計(jì)數(shù)器，要求在一個(gè)計(jì)數(shù)循環(huán)內(nèi)產(chǎn)生一個(gè)進(jìn)位輸出有效1、狀態(tài)圖：根據(jù)其計(jì)數(shù)方式來構(gòu)建001，0010，0011，0100，0101，0110，1Q2Q1Q0，Y2、轉(zhuǎn)移/輸出表3、激勵(lì)/輸出表4、激勵(lì)方程與輸出方程5、根據(jù)題意討論未用狀態(tài)6、畫圖請(qǐng)問用最小成本設(shè)計(jì)和最小風(fēng)險(xiǎn)設(shè)計(jì)會(huì)有什么不同？電子科技大學(xué)光電信息學(xué)院陳德軍二進(jìn)制計(jì)數(shù)器續(xù)110，0Ex2：請(qǐng)?jiān)O(shè)計(jì)一個(gè)模為7的二進(jìn)制減計(jì)數(shù)器，要求在一個(gè)計(jì)數(shù)循環(huán)內(nèi)產(chǎn)生一個(gè)借位輸出有效1、狀態(tài)圖：根據(jù)其計(jì)數(shù)方式來構(gòu)建101，0100，0011，0010，0001，0000，1Q2Q1Q0，B2、轉(zhuǎn)移/輸出表3、激勵(lì)/輸出表4、激勵(lì)方程與輸出方程5、根據(jù)題意討論未用狀態(tài)6、畫圖請(qǐng)問用最小成本設(shè)計(jì)和最小風(fēng)險(xiǎn)設(shè)計(jì)會(huì)有什么不同？電子科技大學(xué)光電信息學(xué)院陳德軍十進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器：計(jì)數(shù)方式為BCD碼，也有加/減十進(jìn)制計(jì)數(shù)器之分；0000，00001，00010，00011，00100，01001，11000，00111，00110，00101，0Q3Q2Q1Q0，Y十進(jìn)制加計(jì)數(shù)器1001，01000，00111，00110，00101，00000，10001，00010，00011，00100，0Q3Q2Q1Q0，B十進(jìn)制減計(jì)數(shù)器電子科技大學(xué)光電信息學(xué)院陳德軍其他計(jì)數(shù)方式的計(jì)數(shù)器設(shè)計(jì)計(jì)數(shù)器設(shè)計(jì)的步驟：1、根據(jù)計(jì)數(shù)方式構(gòu)建狀態(tài)輸出圖2、根據(jù)狀態(tài)輸出圖構(gòu)建轉(zhuǎn)移輸出表3、根據(jù)轉(zhuǎn)移輸出表構(gòu)建激勵(lì)輸出表4、根據(jù)激勵(lì)輸出表求出激勵(lì)方程和輸出方程Ex3：請(qǐng)?jiān)O(shè)計(jì)一個(gè)3BIT的GRAY碼計(jì)數(shù)器1、根據(jù)計(jì)數(shù)方式構(gòu)建狀態(tài)輸出圖000001011010101111110100計(jì)數(shù)方式為GRAY碼請(qǐng)同學(xué)們根據(jù)步驟完成以后的設(shè)計(jì)Q2Q1Q0電子科技大學(xué)光電信息學(xué)院陳德軍環(huán)行計(jì)數(shù)器n位環(huán)行計(jì)數(shù)器的計(jì)數(shù)方式的計(jì)數(shù)方式如下面的例子所示：1000100013位環(huán)行計(jì)數(shù)器10000100001000014位環(huán)行計(jì)數(shù)器Ex3：請(qǐng)?jiān)O(shè)計(jì)一個(gè)3位環(huán)行計(jì)數(shù)器步驟一：狀態(tài)圖，如上步驟二：狀態(tài)表，如下：100Q2Q1Q0010Q2*Q1*Q0*010001001100000ddd011ddd101ddd110ddd111ddd步驟三：激勵(lì)表，如下：選擇D觸發(fā)器100Q2Q1Q0010D2D1D0010001001100000ddd011ddd101ddd110ddd111ddd下頁(yè)最小成本設(shè)計(jì)n位環(huán)行計(jì)數(shù)器模為n電子科技大學(xué)光電信息學(xué)院陳德軍環(huán)行計(jì)數(shù)器續(xù)步驟四：畫卡諾圖求出激勵(lì)方程D2D1D0：D2=Q0；D1=Q2；D0=Q1>DQQN>DQQN>DQQNFF2FF1FF0CPD2Q0該電路是一個(gè)反饋移位寄存器：反饋函數(shù)為F=Q0F=Q0串行輸入串行輸出移位寄存器的反饋函數(shù)的輸出為串行輸入，它是各個(gè)觸發(fā)器狀態(tài)輸出的函數(shù)在最小成本設(shè)計(jì)中，n位環(huán)行計(jì)數(shù)器就是n位的移位寄存器的串出接到串入構(gòu)成反饋的器件該邏輯存在風(fēng)險(xiǎn)嗎？即能不能自行啟動(dòng)？根據(jù)狀態(tài)轉(zhuǎn)移方程討論未用狀態(tài)的次態(tài)000111011101110不能回到計(jì)數(shù)循環(huán)中的狀態(tài)，故不能自行啟動(dòng)電子科技大學(xué)光電信息學(xué)院陳德軍扭環(huán)計(jì)數(shù)器（約翰遜計(jì)數(shù)器）n位扭環(huán)計(jì)數(shù)器的計(jì)數(shù)方式的計(jì)數(shù)方式如下面的例子所示：0000010111111101003位扭環(huán)計(jì)數(shù)器0000000100114位扭環(huán)計(jì)數(shù)器01111000110011101111Ex4：請(qǐng)?jiān)O(shè)計(jì)一個(gè)3位扭環(huán)計(jì)數(shù)器步驟一：狀態(tài)圖，如上步驟二：狀態(tài)表，如下：000Q2Q1Q0001Q2*Q1*Q0*001011011111111110110100100000010ddd101ddd步驟三：激勵(lì)表，如下：選擇D觸發(fā)器Q2Q1Q0D2D1D0下頁(yè)最小成本設(shè)計(jì)000001001011011111111110110100100000010ddd101dddn位扭環(huán)計(jì)數(shù)器模2n電子科技大學(xué)光電信息學(xué)院陳德軍扭環(huán)計(jì)數(shù)器續(xù)步驟四：畫卡諾圖求出激勵(lì)方程D2D1D0：D2=Q1；D1=Q0；D0=Q2‘>DQQN>DQQN>DQQNFF0FF1FF2CPD2Q0該電路是一個(gè)反饋移位寄存器：反饋函數(shù)為F=Q2‘F=Q2’串行輸入串行輸出在最小成本設(shè)計(jì)中，n位扭環(huán)計(jì)數(shù)器就是n位的移位寄存器的串出的非接到串入構(gòu)成反饋的器件該邏輯存在風(fēng)險(xiǎn)嗎？即能不能自行啟動(dòng)？根據(jù)狀態(tài)轉(zhuǎn)移方程討論未用狀態(tài)的次態(tài)010101不能回到計(jì)數(shù)循環(huán)中的狀態(tài)，故不能自行啟動(dòng)電子科技大學(xué)光電信息學(xué)院陳德軍MSI計(jì)數(shù)器芯片：’163功能介紹：1、CLK：時(shí)鐘，‘163為同步時(shí)鐘器件2、CLR為低電平有效的同步清零控制端輸入：如果CLR有效，則在觸發(fā)沿來臨后的次態(tài)更新的結(jié)果將是“0000”；3、LD為低電平有效的同步預(yù)置控制端輸入：如果LD有效，則在觸發(fā)沿來臨后的次態(tài)更新的結(jié)果將是“DCBA”的輸入；4、只有當(dāng)ENP和ENT同時(shí)有效時(shí)，狀態(tài)輸出QDQCQBQA才能輸出有效的狀態(tài)；只有ENT有效，RCO才能有有效的輸出5、ABCD輸入為預(yù)置狀態(tài)的輸入；6、QDQCQBQA為計(jì)數(shù)器的狀態(tài)輸出；7、RCO為行波輸出，有稱為進(jìn)位輸出；當(dāng)輸出狀態(tài)為’1111‘時(shí)，產(chǎn)生一個(gè)有效的RCO輸出；模為16的同步二進(jìn)制加計(jì)數(shù)器Moore型時(shí)序邏輯電子科技大學(xué)光電信息學(xué)院陳德軍’163介紹續(xù)正常使用下的‘163器件’163器件時(shí)序圖0123414131211105698715，1’163器件狀態(tài)圖電子科技大學(xué)光電信息學(xué)院陳德軍利用74x163實(shí)現(xiàn)任意二進(jìn)制加計(jì)數(shù)器——利用CLR方法一：充分利用CLR清零端前提：初狀態(tài)為計(jì)數(shù)“0”狀態(tài)012345思路：令計(jì)數(shù)狀態(tài)“5”時(shí)產(chǎn)生一個(gè)CLR有效，而在計(jì)數(shù)狀態(tài)“0”、“1”、“2”、“3”、“4”、CLR都無效；這樣當(dāng)?shù)接?jì)數(shù)狀態(tài)“5”時(shí)，狀態(tài)機(jī)狀態(tài)隨CLR的有效而回到計(jì)數(shù)狀態(tài)“0”EX5：請(qǐng)?jiān)O(shè)計(jì)一個(gè)模6的二進(jìn)制加計(jì)數(shù)器關(guān)鍵問題轉(zhuǎn)換為在上述分析情況下求CLR的激勵(lì)情況QDQCQBQA000111100001111011dd10d1ddd1ddddCLRCLR=QC’+QA’=(QCQA)’電路連接在下頁(yè)規(guī)律總結(jié)：該題目中末狀態(tài)為0101，即末狀態(tài)中QC和QA輸出1；而最后的結(jié)果是將QCQA進(jìn)行與非運(yùn)算，結(jié)果反饋到CLR端該規(guī)律可以推廣，如果初狀態(tài)為“0”，而要用到CLR輸入端，則只需將末狀態(tài)中輸出為邏輯“1”的狀態(tài)變量構(gòu)成一個(gè)與非門反饋回CLR端即可電子科技大學(xué)光電信息學(xué)院陳德軍利用74x163實(shí)現(xiàn)任意二進(jìn)制加計(jì)數(shù)器——利用CLR續(xù)EX5計(jì)數(shù)器的電路實(shí)現(xiàn)CP5VEX6：請(qǐng)?jiān)O(shè)計(jì)一個(gè)模14的二進(jìn)制加計(jì)數(shù)器利用剛次總結(jié)的規(guī)律來實(shí)現(xiàn)該狀態(tài)機(jī)末狀態(tài)為計(jì)數(shù)’13‘QDQCQBQA1101將QDQCQA構(gòu)成一個(gè)與非關(guān)系反饋回CLR5VCP電子科技大學(xué)光電信息學(xué)院陳德軍利用74x163實(shí)現(xiàn)任意二進(jìn)制加計(jì)數(shù)器——利用LD方法二：充分利用LD預(yù)置端工作條件：如果計(jì)數(shù)循環(huán)的初狀態(tài)不是“0”，而是其他計(jì)數(shù)狀態(tài)思路：令計(jì)數(shù)狀態(tài)“12”時(shí)產(chǎn)生一個(gè)LD有效，而在計(jì)數(shù)狀態(tài)“8”、“9”、“10”、“11”、“12”、LD都無效；這樣當(dāng)?shù)接?jì)數(shù)狀態(tài)“13”時(shí)，狀態(tài)機(jī)狀態(tài)隨LD的有效而回到計(jì)數(shù)狀態(tài)“DCBA”的預(yù)置數(shù)所輸入的狀態(tài)；這時(shí)DCBA應(yīng)該等于初狀態(tài)“0111”789101112EX7：請(qǐng)?jiān)O(shè)計(jì)一個(gè)模6的二進(jìn)制加計(jì)數(shù)器，計(jì)數(shù)方式如右圖所示：QDQCQBQA0001111000011110dd01dddddd1d1d11LDLD=(QDQC)’電路圖在下頁(yè)電子科技大學(xué)光電信息學(xué)院陳德軍利用74x163實(shí)現(xiàn)任意二進(jìn)制加計(jì)數(shù)器——利用LD續(xù)5VCPEx７電路圖總結(jié)：1、如果用與非門實(shí)現(xiàn)對(duì)LD的控制，可以采用對(duì)CLR控制的相同方法：即查找末狀態(tài)，把輸出為