集成電路課程設計

一、 功能描述設計一個一階補償?shù)膸痘鶞孰娐?，參?shù)要求如下：全溫度特性溫度漂移系數(shù)小于30ppm/°C輸出電壓大約為1.2+0.1V二、 電路設計帶隙基準的基本原理帶隙基準的基本原理是將兩個擁有溫度系數(shù)相反的電壓以合適的權重相加，最終獲得具有零溫度系數(shù)的基準電壓。雙極性晶體管具有以下兩種特性：①雙極性晶體管的基極-發(fā)射極電壓（Vbe）電壓與絕對溫度成正比；②在不同的集電極電流下，兩個雙極性晶體管的基極-發(fā)射極電壓的差值與絕對溫度成正比。因此，雙極性晶體管可以構(gòu)成帶隙電壓基準的核心。1） 負溫度系數(shù)電壓對于一個雙極型晶體管，其集電極電流與基極-發(fā)射極電壓的關系為I=Iexp（VBE/V）其中，Is是雙極型晶體管的把螯合電流；V=kT/q，k為玻爾茲曼償還蘇，q為電子電荷。進一步利用飽和電流I的計算公式，可以得到V的溫度系數(shù)為s BEdv v-（4+m）V-E/q滯—T從上式可見，V電壓的文帝系數(shù)與溫度本身有關，因此如果正溫度系數(shù)是一個固定值，BE與溫度無關，那么在帶隙電壓基準的溫度補償中就會出現(xiàn)誤差。2） 正溫度系數(shù)電壓如果兩個同樣的晶體管偏置的集電極電流分別為nI0與I。，并且忽略他們的基極電流，那么它們的基極-發(fā)射極電壓差值為脂VBE1-VBE2一nI一I一=VIni-VInf=VInnS1 S2因此，v^的差值就表現(xiàn)出正溫度系數(shù)，這個溫度系數(shù)與溫度本身以及集電極電流無關。3） 實現(xiàn)零溫度系數(shù)的基準電壓利用上面的正、負溫度系數(shù)的電壓，可以設計一個零溫度系數(shù)的基準電壓，有以下關系：匕/氣匕+6*lnn）通過設置合適的參數(shù)可以獲得零溫度系數(shù)電壓。帶隙基準的電路圖1）整體電路的設計帶隙電壓基準的基本電路圖有兩種，一種是利用PTAT電流產(chǎn)生電壓基準，另外一種是采用運算放大器輸出端產(chǎn)生基準電壓，本次設計最終采用拉扎維《cmos模擬集成電路設計》

書上采用的電路圖1:圖1整體電路圖2）放大器電路的設計帶隙基準所需要的放大器需要高增益，但是對頻率響應要求不高，所以選擇在簡單的差分放大電路后面加一級共源放大電路獲得所需要的高增益放大，如圖所示，管子的尺寸做的與差分放大電路基本一樣，可以獲得相同的放大增益，如圖為放大器電路圖2：如圖為放大器偏置電壓電路圖33.

3.1)電路所需參數(shù)的獲取通過讀取TMIC0.35um提供的spice仿真庫，以老師實際建模的能夠正常工作的一級差分放大電路為模型，測量計算得到以下參數(shù)：pmos_3p3RC=30u人=0.2VTH=0.8Vnmos_3p3RC=110u人=0.1VTH=0.85V對于本電路最重要的一個參數(shù)是pnp管的溫度漂移系數(shù)，對于這個系數(shù)通過實際搭建簡單電路進行測量，測量結(jié)果如下，在27°C,vpnp2*2尺寸的溫漂系數(shù)為1.35mv/°C2)電路參數(shù)的計算由電路原理得V=V+(VInmn)(1+R)1dV dV outdT由于V/dT=1.3mvC=嘰+E(lnmn)(1+R)dT dT R1dV/dT=0.087mv/C，所以可以計算得到T(R/R+1)lnmn=15.5，取R/R=4,即取R2=8K，R1=2K，則得到lnmn=3.1，則mn=24.5,2 1 2 1取m=3，n=9，通過放大器的反饋作用，可以將如圖x，y兩點的電壓鉗制為相同值，則R1電阻兩端的電壓為京e=Vln(mn)計算可以知道nI=AVBe/￡=40wA進一步可以得到ml=14uA，顯然M0與M1管為放大器兩邊提供電流源，放大器的輸出通過兩個支路的電流互相反饋鉗制在一個固定值，由于電源電壓為3.3V，Vbe大約為0.75V，所以取放大器的輸出鉗制在2V，然后可以得到M0管與M1管的寬長比。利用公式I=1RC—(V-V)2D2PoxLGSth代入各自的電流，得到M0的寬長比為9,M1的寬長比為15.按照這個結(jié)果可以求的V^=1.17V4.電路的spice前仿

1)放大電路的前仿，放大器采用了差分放大電路+共源放大電路的兩級運放，最后獲得的放大增益與相頻特性如圖:圖4幅頻特性與相頻特性如圖4放大增益可以達到80dB。2)電路的仿真優(yōu)化PNP管個數(shù)的優(yōu)化理論設計pnp管的個數(shù)為9,即n=9，但實際可能存在誤差，所以通過仿真可以具體確定所需pnp管的個數(shù)，通過仿真發(fā)現(xiàn)只有當pnp管的個數(shù)達到11個時才能夠表現(xiàn)出較好的溫度特性曲線，所以最終電路圖中采用11管pnpM0管參數(shù)優(yōu)化理論計算知道M0管寬長比為10時溫度特性曲線最好，通過實際仿真優(yōu)化發(fā)現(xiàn)理論與實際完全一致，如圖所示，當M0管寬長比為10時，溫度特性曲線最好通過理論計算得到M1的寬長比為15,但實際仿真的結(jié)果顯示當寬長比為23時，溫度特性曲線最好，如圖61,230R1=”8.2K‘R1=”7.6K‘-10,020,050,0temp(1,230R1=”8.2K‘R1=”7.6K‘-10,020,050,0temp(C80,0110140圖6M1管參數(shù)優(yōu)化圖d）電阻R1的優(yōu)化選取的電阻兩個一個為8K,一個為2K,通過仿真優(yōu)化，發(fā)現(xiàn)當R2=7.9K時電路特性最好，如圖7bandgapbcndqap_2schematic:Sep1620:4-3:542014Expressions+:R1='B4K”；x：R1='B3K'o：R1=”7.9K”；v：R1=”7.8K”；a：R1=”7.7K‘1,2201,2101,2001,1901,1801,170700m-40.0 20,0 80,0temp(C)700m-40.0 20,0 80,0temp(C)A:1-21890,495m)delta:[1IB-151.1"4m)B:商gm:—LM114eo：VS(M/net1H)800m140900m圖7電阻R1參數(shù)優(yōu)化圖3）負溫度系數(shù)與正溫度系數(shù)的測量結(jié)果通過以溫度為掃描變量的直流掃描可以得到電路的負溫度系數(shù)特性與正溫度系數(shù)特性曲線分別如圖所示，其中圖8為負溫度系數(shù)，溫度實際為1.28mv/°C圖8負溫度系數(shù)曲線80,0m70,0m34.2229mJA:f-G,&573S2,2S2Jm)delta:(施，濁B:11EL5E；5e).3WL?130mD：(VS(Vnet1-)--40.0 -1€I020,0 50,0 80,0temp(C)140120m110m>100m90,0m圖9正溫度特性曲線圖9為正溫度特性曲線，溫漂系數(shù)為321uV/°C溫度特性曲線溫度特性曲線作為帶隙電壓基準最重要的參數(shù)，其溫度漂移系數(shù)決定電路的整體性能，因此我們測量了全溫度特性曲線，如圖10即從-40到125C的電壓變化，測量結(jié)果顯示最大偏差為3.98mv，通過溫度漂移系數(shù)的計算可以知道：T=―匕ax_匕in—X106(ppm/C)=3.98mv*106=20.2ppm/CV(T-T) 1.197*165ga"maxminbandgapbandgap_2schematic:Sep1619:57:332014Expressions 21,20001,1990^1,1980^1,19701,19601,1950-40.0 20,0 80,0 140temp(C)A:(251,19977)delta:(99.7904B:如4了93L19573) ml□□印T9,呂954u圖10溫度特性曲線PSR特性曲線仿真電源抑制比是衡量電路對電源線上噪聲的抑制能力的參數(shù)，對于帶隙電壓基準定義為電源電壓變化引起的輸出增益的倒數(shù)，我們在電源電壓上疊加一個小的交流信號，然后進行交流仿真，可以得到如下仿真圖11：

6）上電特性對于一般的帶隙基準存在0偏執(zhí)點，所以有時候需要啟動電路，考慮到時間問題，采用了不外加啟動電路的放大，同樣仿真出了上電特性，上電特性是通過將電源改成脈沖波的形式進行仿真，結(jié)果如圖：三、版圖設計版圖設計思路本次課程設計采用0.35um工藝，考慮到不用實際流片，所以在電路參數(shù)設計時采用較大的溝道長度，提高器件的可靠性，為了減少設計周期，采用臺積電提供的PDK庫來完成器件的設計，整體只需要考慮器件的布局與連線，為了減少錯誤率，先將放大器與偏置電路局部版圖，然后連接到一起整體布局，整體版圖如圖13版圖面積為79*95um

圖13圖13版圖四、版圖驗證四、1.DRC檢查DRC檢查是檢查版圖是否符合版圖設計規(guī)則，通過不斷差錯，最終無DRC檢查錯誤，檢查結(jié)果如下Topcellbandgap:NoResultsCellbandgapTopcellbandgap:NoResultsCellbandgap:0Results圖14DRC檢查結(jié)果2.LVS檢查LVS檢查是檢查版圖是否與電路圖一致，最終檢查結(jié)果顯示只有一個與電阻相關的錯誤，經(jīng)過檢查發(fā)現(xiàn)是軟件在自己提取電阻的網(wǎng)表時忽略掉了襯底電極導致，檢查結(jié)果如圖15

圖15LVS檢查結(jié)果3.PEX參數(shù)提取結(jié)果通過對電學參數(shù)的提取，可以進行相應的版圖后仿，PEX提取部分結(jié)果如圖16：圖16版圖電學參數(shù)提取結(jié)果五、結(jié)果分析及性能評估：網(wǎng)表數(shù)據(jù)auCdlNetlist:*LibraryName:bandgapTopCellName:bandgapViewName: schematicNetlistedon:Sep2010:54:302014*************************************************************************.EQUATION*.SCALEMETER*.MEGA*.GLOBALgnd!+ vdd!*.PINgnd!*+vdd!““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““************************************************************************LibraryName:bandgapCellName: comp_ampViewName: schematic““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““************************************************************************.SUBCKTcomp_ampinipvcnvout*.PININFOin:Iip:Ivcn:Ivout:OMNM0voutvcngnd!gnd!nmos_3p3W=30uL=1uM=1MM4net50vcngnd!gnd!nmos_3p3W=30uL=1uM=1MM3net060ipnet50gnd!nmos_3p3W=40uL=1uM=1MM0net033innet50gnd!nmos_3p3W=40uL=1uM=1MPM0voutnet033vdd!vdd!pmos_3p3W=20uL=1uM=1MM2net060net060vdd!vdd!pmos_3p3W=20uL=1.5uM=1MM1net033net060vdd!vdd!pmos_3p3W=20uL=1.5uM=1.ENDS““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““************************************************************************LibraryName:bandgapCellName:IbiasViewName:schematic““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““************************************************************************.SUBCKTIbiasvn*.PININFOvn:ORR0net20gnd!1.99887K$[nplus_u]MNM3vnvngnd!gnd!nmos_3p3W=10uL=1uM=1MNM1vdd!net020vngnd!nmos_3p3W=8uL=500nM=1MNM0net020net020gnd!gnd!nmos_3p3W=100uL=350nM=1MNM2net038vnnet20gnd!nmos_3p3W=10uL=1uM=1MPM0net020net020vdd!vdd!pmos_3p3W=100uL=350nM=1MPM2vnnet038vdd!vdd!pmos_3p3W=10uL=1uM=1MPM1net038net038vdd!vdd!pmos_3p3W=10uL=1uM=1.ENDS““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““************************************************************************LibraryName:bandgapCellName:amp_IdiasViewName:schematic““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““************************************************************************.SUBCKTamp_Idiasinipvout*.PININFOin:Iip:Ivout:OXI1inipnet8vout/comp_ampXI0net8/Ibias.ENDS““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““““************************************************************************LibraryName:bandgapCellName:bandgap*ViewName:schematic,SUBCKTbandgapVout*.PININFOVout:ORR1net15net61.99887K$[nplus_u]RR0Voutnet157.9008K$[nwell]QQ2gnd!gnd!net6vpnp_2x2M=1$EA=4e-12QQ3gnd!gnd!net6vpnp_2x2M=1$EA=4e-12QQ4gnd!gnd!net6vpnp_2x2M=1$EA=4e-12QQ5gnd!gnd!net6vpnp_2x2M=1$EA=4e-12QQ6gnd!gnd!net6vpnp_2x2M=1$EA=4e-12QQ7gnd!gnd!net6vpnp_2